【3.3伏双CMOS SyncFIFO 双256 ×9 ，双512× 9 ，双1,024× 9 ，双2】,IC型号IDT72V851L10TF,IDT72V851L10TF PDF资料,IDT72V851L10TF经销商,ic,电子元器件-51电子网

3.3伏双CMOS SyncFIFO

双256 ×9 ，双512× 9 ，

双1,024× 9 ，双2048 ×9 ，

DUAL 4096 X 9 ，双8,192 ×9

IDT72V801

IDT72V811

IDT72V821

IDT72V831

IDT72V841

IDT72V851

.EATURES ：

该IDT72V801相当于两个IDT72V201 256 ×9的FIFO

该IDT72V811相当于两个IDT72V211 512× 9的FIFO

该IDT72V821相当于两个IDT72V221 1024 ×9的FIFO

该IDT72V831相当于两个IDT72V231 2048 ×9的FIFO

该IDT72V841相当于两个IDT72V241 4096 ×9的FIFO

该IDT72V851相当于两个IDT72V251 8192 ×9的FIFO

提供大容量，高速率的最佳组合，

设计灵活，占地面积小

理想的优先级，双向和宽度扩大

应用

10纳秒的读/写周期时间

5V输入容限

单独的控制线和数据线的每个FIFO中

单独的空，满，可编程几乎空

几乎全旗每个FIFO

启用看跌期权处于高阻态输出数据线

采用节省空间的64引脚塑料薄型四方扁平封装（ TQFP /

STQFP ）

工业级温度范围（？ 40 ° C至+ 85°C ），可

描述：

该IDT72V801 / 72V811 / 72V821 / 72V831 / 72V841 / 72V851 / 72V851是

双同步（时钟）的FIFO 。该装置在功能上等同于

2 IDT72V201 / 72V211 / 72V221 / 72V231 / 72V241 / 72V251的FIFO在一个单一的

打包了所有相关的控制，数据和标志分配给不同的线路

销。

每两个FIFO （先进先出指定A和FIFO B）中所含的所述的

IDT72V801 / 72V811 / 72V821 / 72V831 / 72V841 / 72V851具有9比特的输入数据

端口（ DA0 - DA8 ， DB0 - DB 8 ）和一个9位的输出数据的端口（ QA0 - QA8 ，

QB0 - QB8 ）。每个输入端口通过一个自由运行的时钟控制（ WCLKA ，

WCLKB ），和两个写使能引脚（ WENA1 ， WENA2 ，

WENB1,

WENB2).

数据被写入每两个阵列上写的每个时钟的上升沿

时钟（ WCLKA ， WCLKB ）时，相应的写使能引脚

断言。

每个FIFO库的输出端口被其相关联的时钟引脚控制

（ RCLKA ， RCLKB ）和两个读使能引脚（ RENA1 ，

RENA2 ， RENB1 ，

RENB2).

读时钟可连接到所述写时钟为单一的时钟操作

或者两个时钟可以运行另一个异步双时钟运行。

输出使能引脚（ OEA ，

OEB ）

设置在每个FIFO的读端口

三态输出控制。

每两个FIFO中有两个固定的标志，空（全民教育，

EFB ）

和Full （ FFA ，

FFB ）。

两个可编程的标志，几乎空（ PAEA ，

PAEB ）

和几乎全部

（ PAFA ，

PAFB ）

提供给每个FIFO银行，以提高内存的利用率。

如果没有编写，可编程标志缺省为空+ 7

PAEa

和

PAEB ，

和Full -7

PAFA

和

PAFB 。

该IDT72V801 / 72V811 / 72V821 / 72V831 / 72V841 / 72V851架构

适合于多种灵活的配置，如：

2级优先级的数据缓冲

双向操作

宽度扩大

深度扩张

该FIFO采用IDT的高性能亚微米CMOS制

技术。

.UNCTIONAL框图

WCLKA

WENA1

WENA2

WCLKB

全民教育

PAEa

WENB1

PAFA

LDA

WENB2

FFA

偏移寄存器

旗

逻辑

RAM阵列

256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

4,096 x 9, 8,192 x 9

写控制

逻辑

RAM阵列

256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

4,096 x 9, 8,192 x 9

- DA

- DB

六味地黄丸

输入寄存器

写控制

逻辑

输入寄存器

偏移寄存器

旗

逻辑

EFB

PAEB

PAFB

FFB

写指针

读指针

读控制

逻辑

写指针

读指针

读控制

逻辑

输出寄存器

复位逻辑

输出寄存器

RSA

OEA

- 质量评价

RCLKA

RENA1

RENA2

RSB

OEB

- QB

RCLKB

RENB1

RENB2

4093 DRW 01

IDT标志为注册商标， SyncFIFO是集成设备技术公司的商标。

商用和工业温度范围

2001年集成设备技术有限公司

2001年4月

DSC-4093/1

IDT72V801/72V811/72V821/72V831/72V841/72V851

商用和工业温度范围

PIN CON.IGURATION

FFA

全民教育

OEA

RENA

RCLKA

RENA

GND

PAFA

PAEa

WENB

/六味地黄丸

WCLKB

WENB

RSB

WENA

/ LDA

WCLKA

WENA

RSA

QB0

FFB

EFB

OEB

RENB

RCLKB

RENB

GND

VCC

PAEB

PAFB

4093 DRW 02

TQFP （ PN64-1 ，订货代码： PF ）

STQFP （ PP64-1 ，订货代码： TF ）

顶视图

IDT72V801/72V811/72V821/72V831/72V841/72V851

商用和工业温度范围

引脚说明

该IDT72V801 / 72V811 / 72V821 / 72V831 / 72V841 / 72V851的两个FIFO ，

被称为FIFO A和FIFO B，在各方面都相同。以下

符号

-D

RSA ， RSB

描述限定为FIFO的A中的输入和输出信号的对应

括号中的为FIFO B信号名称。

名字

I / O

描述

9比特的数据输入到RAM阵列A.

9比特的数据输入到RAM阵列B.

当

RSA

（ RSB ）被置为低电平时，相关的内部读出和写入数组A （B）的指针被设置到第一

位置;

FFA

（ FFB ）和

PAFA

（ PAFB ）变为高电平，并

PAEa

（ PAEB ）和

全民教育

（ EFB ）变为低电平。加电后，

了，最初写之前，需要FIFO的A和B的复位。

数据在WCLKA （ WCLKB ）当写使能低到高的转变写入FIFO A（ B）（ S）

断言。

如果FIFO A（ B）被配置为具有可编程的标志，

WENA1

（ WENB1 ）是唯一的写使能引脚，可以

使用。当

WENA1

（ WENB1 ）为低电平时，数据A（ B）被写入FIFO每低到高的转变

WCLKA （ WCLKB ）。如果FIFO被配置成具有两个写使能

WENA1

（ WENB1 ）必须为低和

WENA2 （ WENB2 ）必须为高电平将数据写入FIFO中。数据将不被写入到FIFO中，如果

FFA

（ FFB ）是

低。

FIFO A（ B）复位时被配置为拥有两个写使能或可编程标志。如果

LDA

（ LDB ）为高电平时

复位时，该引脚作为第二个写使能。如果WENA2 / LDA （ WENB2 / LDB ）为低电平，复位该引脚工作

作为对照，以加载和读取其相应阵列的可编程标志偏移。如果FIFO被配置成具有

2写使能，

WENA1

（ WENB1 ）必须为低和WENA2 （ WENB2 ）必须为高电平，以将数据写入到FIFO中

A（B ）。数据将不会被写入FIFO A（B ）如果

FFA

（ FFB ）是低电压。如果FIFO被配置为具有可编程

旗，

LDA

（ LDB ）保持为低电平写入或读取的可编程标志偏移。

A数据输入

B数据输入

RESET

WCLKA

WCLKB

WENA1

WENB1

写时钟

写使能1

WENA2/LDA

WENB2/LDB

写使能2 /

负载

-Q

RCLKA

RCLKB

RENA1

RENB1

RENA2

RENB2

OEA

全民教育

EFB

PAEa

PAEB

PAFA

PAFB

FFA

FFB

GND

A数据输出

B数据输出

读时钟

读使能1

读使能2

OUTPUT ENABLE

空标志

可编程

几乎空标志

可编程

几乎满标志

满标志

动力

地

从RAM阵列A. O 9位数据输出

从RAM阵列B O 9位数据输出

数据从FIFO A（ B）对RCLKA （ RCLKB ）由低到高的跳变，当读

RENA1(RENB1)

和

RENA2

（ RENB2 ）的断言。

当

RENA1

（ RENB1 ）和

RENA2

（ RENB2 ）低，数据从FIFO A（B ）上阅读每低到高

RCLKA （ RCLKB ）的过渡。数据不会从数组A （B ）如果读

全民教育

（EFB ）是低电压。

当

RENA1

（ RENB1 ）和

RENA2

（ RENB2 ）低，数据从FIFO A（ B）每低到读

的RCLKA （ RCLKB ）高的跳变。数据不会从数组A （B）中，如果读

全民教育

（EFB ）是低电压。

当

OEA

（ OEB ）为低电平时，输出

-D

）是活动的。如果

OEA

（ OEB ）为高电平，则

OEB

输出

-D

）将处于高阻抗状态。

当

全民教育

（EFB ）为低电平时， FIFO中A（B）是空的，进一步的数据读出从输出被抑制。当

全民教育

（ EFB ）为高电平， FIFO A（B ）不为空。

全民教育

（ EFB）被同步到RCLKA （ RCLKB ）。

当

PAEa

（ PAEB ）为低电平时， FIFO中A（B）是几乎-空基于所述偏移编程到相应的

偏移寄存器。默认的复位偏移空+ 7 。

PAEa

（ PAEB ）被同步到RCLKA （ RCLKB ）。

当

PAFA

（ PAFB ）为低电平时， FIFO中A（ B）的概-全基于所述偏移编程到相应的偏移

PAFA

（ PAFB ）被同步到WCLKA （ WCLKB ）。

当

FFA

（ FFB ）为低电平时， FIFO中A（B）是完全和进一步的数据写入到输入被禁止。当

FFA

（ FFB ）是

高， FIFO A（B ）不完整。

FFA

（ FFB ）被同步到WCLKA （ WCLKB ）。

+ 3.3V电源引脚。

0V的接地引脚。

IDT72V801/72V811/72V821/72V831/72V841/72V851

商用和工业温度范围

绝对最大额定值

符号

TERM

英镑

OUT

等级

与端电压

对于GND

储存温度

直流输出电流

-0.5 + 5

-55到+125

-50到+50

单位

°C

推荐工作

条件

符号

GND

参数

电源电压（ Com'l & Ind'l ）

输入高电压

（ Com'l ＆安培; Ind'l ）

输入低电压

（ Com'l ＆安培; Ind'l ）

工作温度

产业

民

3.0

2.0

—

-40

典型值。

3.3

—

最大

3.6

—

5.0

0.8

单位

°C

注意：

1.强调超过绝对最大额定值可能会导致

永久损坏设备。这是一个额定值只和功能的操作

该设备在这些或以上的任何其他条件，在操作指示的

该规范的部分将得不到保证。暴露在绝对最大额定值

长时间条件下可能会影响其可靠性。

DC电气特性

（商业： V

= 3.3V ± 0.3V ，T

= 0 ° C至+ 70°C ;工业： V

= 3.3V ± 0.3V ， TA = -40 ° C至+ 85°C ）

IDT72V801

IDT72V811

IDT72V821

IDT72V831

IDT72V841

IDT72V851

商业和工业

(1)

CLK

= 10 ，15，20纳秒

典型值。

—

符号

(2)

(3)

CC1

(4,5,6)

CC2

(3,7)

参数

输入漏电流（任何输入）

输出漏电流

输出逻辑“1”的电压，I

= -2毫安

输出逻辑“ 0 ”电压，I

= 8毫安

有源电源电流（两个FIFO ）

待机电流

分钟。

–1

–10

2.4

—

马克斯。

–1

—

0.4

单位

注意事项：

1.工业温度范围的产品为15ns的速度等级可作为标准设备。

2.测量0.4

≤

3. OEA ， OEB

≥

IH ，

0.4

≤

OUT

≤

4.测试与输出禁用（我

OUT

= 0).

5. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。

6.典型I

CC1

= 2[0.17 + 0.48*f

+ 0.02*C

] （单位为mA）。

这些方程是有效的在下列条件下：

= 3.3V ，T

= 25 ° C，F

= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平），数据在f开关

/2, C

=容性负载（单位为pF ）。

7，所有输入= V

- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。

电容

= + 25 ° C，F = 1.0MHz的）

符号

(2)

参数

输入电容

输出电容

条件

= 0V

OUT

= 0V

马克斯。

单位

OUT

(1,2)

注意：

1.输出取消（ OEA ，

OEB

≥

2.特征值，而不是目前的测试。

IDT72V801/72V811/72V821/72V831/72V841/72V851

商用和工业温度范围

AC电气特性

(1)

（商业： V

= 3.3V ± 0.3V ，T

= 0 ° C至+ 70°C ;工业： V

CC =

3.3V ± 0.3V ， TA = -40 ° C至+ 85°C ）

IDT72V801L10

IDT72V811L10

IDT72V821L10

IDT72V831L10

IDT72V841L10

IDT72V851L10

符号

CLK

CLKH

CLKL

ENS

ENH

RSS

RSR

RSF

OLZ

OHZ

WFF

REF

PAF

PAE

SKEW1

SKEW2

时钟周期频率

数据访问时间

时钟周期时间

时钟高电平时间

时钟低电平时间

数据建立时间

数据保持时间

使建立时间

能保持时间

复位脉冲宽度

(2)

复位建立时间

复位恢复时间

重置为标志的时间和输出时间

输出使能，以在低Z输出

(3)

输出使能到输出有效

输出使能到输出高-Z

(3)

写时钟为全旗

读时钟为空标志

写时钟可编程几乎满标志

读时钟可编程几乎空标志

读时钟和写时钟之间的偏移时间

对空标志和满标志

读时钟和写时钟之间的偏移时间

可编程几乎空标志和可编程

几乎满标志

参数

分钟。

—

4.5

0.5

—

马克斯。

100

6.5

—

6.5

—

Com'l & Ind'l

IDT72V801L15

IDT72V811L15

IDT72V821L15

IDT72V831L15

IDT72V841L15

IDT72V851L15

分钟。

—

(1)

—

马克斯。

66.7

—

IDT72V801L20

IDT72V811L20

IDT72V821L20

IDT72V831L20

IDT72V841L20

IDT72V851L20

分钟。

—

马克斯。

—

单位

兆赫

注意事项：

1.工业温度范围的产品为15ns的速度等级可作为标准设备。

2.脉冲宽度小于最小值是不允许的。

3.价值由设计保证，目前尚未进行测试。

3.3V

330

D.U.T.

AC测试条件

在脉冲电平

输入上升/下降时间

输入定时基准水平

输出参考电平

输出负载

GND到3.0V

3ns

1.5V

见图1

510

30pF*

4093 DRW 03

或等效电路

图1.输出负载

*包括夹具和范围电容。