IDT72V70810 3.3V时隙交换
DIGITAL SWITCH 1024 ×1024
商业级温度范围
clock (CLK) periods forward with resolution of ½ clock period. The output frame
偏移不能被抵消或调整。参见图5，表8和9，用于延迟偏移
编程。
串行输入帧定位评估
该IDT72V70810提供了框架评估（ FE ）的输入来确定
不同的数据输入端的延迟相对于所述帧脉冲
F0i.
测量周期可以通过设置起始帧开始评估（ SFE ）
有点低了至少一帧。当在IMS寄存器中的超临界流体萃取位被改变
从低到高时，评估开始。两帧后，完整的帧
评价（ CFE ）位帧同步寄存器（ FAR）从低变化
到高的信号，一个有效偏移测量准备被从位0读
向FAR寄存器11 。 SFE的位之前，必须新设置为零
测量周期开始。
在ST- BUS
模式下，帧的测量信号的下降沿（FE）的
对ST-总线的下降沿进行评价
帧脉冲。在GCI模式，
富裕的上升沿被评估对GCI帧脉冲的上升沿。
见表7 &图4为帧定位寄存器的说明。
此功能不可用时，世界粮食计划署帧对齐方式
启用（即当粮食计划署引脚连接到VCC ） 。
存储器块编程
该IDT72V70810为用户提供了在初始化整个的能力
在两帧连接的内存块。要设置位11到15每一个连接
存储器位置，在比特5至IMS寄存器9的第一程序所需的图案。
块编程模式通过将内存块启用
程序（ MBP ）位控制寄存器高。当块编程
使能（ BPE） IMS寄存器的位被置为高时，该块的编程数据
将装入的位11至15的每个连接存储单元的。该
其他连接存储位（位0至位10 ）被装载零。当
内存块编程完成后，设备重置BPE位为零。
环回控制
环回控制（ LPBK ）位每个连接的内存位置允许
TX输出数据在内部循环为后盾，以RX输入诊断
的目的。
如果LPBK位为高电平时，相关的TX输出信道的数据是内部
回送到RX输入信道（即，数据从TX N沟道米路由
在RX N沟道内米） ;如果LPBK位为低时，环回功能是
禁用。框架进行适当的每通道环回操作，内容
延迟偏移寄存器必须被设定为零。
最小延迟可实现在IDT72V70810是3个时隙。如果输入
信道的数据被转换到相同的输出信道（通道n ，帧p ） ，它会
输出在下面的帧（通道n ，帧p + 1）。同样如此，如果输入
通道n被切换到输出信道的n + 1或n + 2 。如果输入信道n是
切换到输出通道n + 3的n + 4，...，新的输出数据将出现在
相同的帧。表1显示了IDT72V70810中的可能的延迟
可变延迟模式。
恒定延迟模式（V / C位= 1 ）
在这种模式下，帧的完整性是通过保持在所有切换配置
利用多个数据存储器缓冲区。输入信道的数据被写入到
在帧n中的数据存储缓冲器中的帧n + 2将被读出。在
该IDT72V70810 ，最小吞吐量延迟实现在恒定
延迟模式将是一帧。请参阅表2为恒定的延迟可能延迟
模式。
微处理器接口
该IDT72V70810提供了一个并行微处理器接口，用于多
路开关连接或非复用的总线结构。这个接口是兼容
摩托罗拉非复用和复用的总线。
如果IM引脚为低一个摩托罗拉非多路复用总线应当被连接到
该设备。如果IM引脚为高电平时，器件监视AS / ALE和DS / RD到
确定IDT72V70810应该怎样运作模式。
如果DS / RD为低电平， AS的上升沿/ ALE ，模式1多路复用
定时被选择。如果DS / RD为高， AS的上升沿/ ALE ，那么模式
2多路复用总线定时被选择。
用于多路复用操作中，所需的信号是8位的数据和
地址（ AD0 - AD7 ） ， 8位数据（ D8 - D15 ） ，地址选通信号/地址锁存器
启用（AS / ALE ），数据选通脉冲/读取（DS / RD） ，读/写/写（R / W /
WR ） ，
芯片选择（ CS）和数据传输确认（ DTA ） 。参见图12和
图13为多路并行微创时机。
为摩托罗拉非复用总线，所需要的信号是16位的
数据总线（ AD0 - AD7 ，D8 -D15 ） ， 8位的地址总线（ A0- A7）和4个控制线
（ CS，DS， R / W和
DTA ） 。
参见图14和15为摩托罗拉非复用
微创时机。
该IDT72V70810微创提供访问内部寄存器，
连接和数据存储器。所有的地点提供不同的读/写访问
用于数据存储和它们只读取帧对准寄存器。
存储器映射
微处理器接口上的地址总线选择内部
寄存器和IDT72V70810的回忆。
如果A7的地址输入端为低，则A6至A0被用于寻址
接口模式选择（ IMS） ，控制（CR），帧对准（FAR）和帧
输入偏移量（ FOR）寄存器（表4）。如果A7高，则A6至A0都
用于选择对应于该ST-总线的数据传输速率128的位置
。该
地址输入线和所述控制寄存器的数据流的地址位（ STA）的容许
访问整个数据和连接的回忆。控制和IMS
寄存器一起控制设备的所有主要功能，见图3 。
作为串行数据接口时序和开关的配置说明
系统蒸发散的部分，之后系统上电时， IMS寄存器应编程
立即以建立所需的开关配置。
在控制寄存器中的数据由存储器块编程的
位（ MBP） ，存储器选择位（MS）和该流的地址位（STA） 。如
在内存块编程部分解释， MBP位允许
整个连接存储器块进行编程。内存选择位
DELAY THROUGH THE IDT72V70810
的信息从所输入的串行数据流的切换，以输出串行
流导致的吞吐量延迟。该装置可被编程以
不同的吞吐延迟capabili-进行时隙交换功能
关系的每个通道的基础上。对于语音应用，可变的吞吐量延迟
是最好的，因为它确保输入和输出数据之间的最小延迟。在宽带
数据应用，不断的吞吐延迟是最好的作为帧的完整性
信息通过开关保持。
通过该装置的延迟根据吞吐量的类型而变化
延迟中所选择的
V / C
连接内存位。
可变延时模式（V / C位= 0 ）
在这种模式下，延迟仅依赖于信号源的组合和
目标渠道和独立的输入和输出流。该
5
QQ：2881677436 复制
