【3.3伏的CMOS三重总线SyncFIFOTM具有总线匹配256 x 36 x 2, 512 x 3】,IC型号IDT72V3626L15PF,IDT72V3626L15PF PDF资料,IDT72V3626L15PF经销商,ic,电子元器件-51电子网

3.3伏的CMOS三重总线

SyncFIFO

具有总线匹配

256 x 36 x 2, 512 x 36 x 2,

1,024 x 36 x 2

.EATURES ：

IDT72V3626

IDT72V3636

IDT72V3646

存储容量：

IDT72V3626-256 ×36× 2

IDT72V3636-512 ×36× 2

IDT72V3646-1,024 ×36× 2

时钟频率高达100MHz （ 6.5ns访问时间）

两个独立的FIFO一个双向的数据缓冲

36位端口和两个单向的18位端口（端口C接收

和端口B发送）

18位（字）和9位（字节）总线的18位（字）上的大小

端口B和C.

选择IDT标准时间（使用

全民教育， EFB ， FFA ，

和

FFC

旗

功能），或第一个字告吹时间（使用ORA ， ORB ，

爱尔兰共和军和IRC标志功能）

可编程几乎空和几乎全部的标志;每个人都有

三个默认的偏移量（ 8,16和64 ）

部分标志的串行或并行编程

字和字节总线宽度大端或小端格式

主复位清除数据和配置FIFO ，部分复位

清除数据，但保留配置设置

邮箱旁路寄存器为每个FIFO

自由运行CLKA ， CLKB和CLKC可以是异步或

一致（同时读取和写入数据的一个单

时钟沿允许）

自动关闭电源的功耗降至最低

可在节省空间的128引脚薄型四方扁平封装（ TQFP ）

5V工作的引脚和功能兼容的版本

IDT723626/723636/723646

工业级温度范围（？ 40 ° C至+ 85°C ），可

.UNCTIONAL框图

MBF1

邮件1

输出巴士 -

匹配

输入

RAM阵列

256 x 36

512 x 36

1,024 x 36

产量

CLKA

CSA

W / RA

ENA

工商管理硕士

MRS1

PRS1

端口-A

控制

逻辑

-B

FIFO1,

Mail1

RESET

逻辑

PORT -B

控制

逻辑

写

指针

读

指针

CLKB

RENB

CSB

MBB

SIZEB

FFA / IRA

AFA

SPM

FS0/SD

FS1/SEN

-A

EFA / ORA

AEA

FIFO1

状态标志

逻辑

常见

PORT

控制

逻辑

（B和C）的

EFB / ORB

AEB

可编程标志

偏移寄存器

FIFO2

定时

模式

状态标志

逻辑

读

指针

写

指针

FIFO2,

Mail2

RESET

逻辑

FWFT

FFC / IRC

AFC

MRS2

PRS2

输入

RAM阵列

输入巴士 -

匹配

产量

256 x 36

512 x 36

1,024 x 36

邮件2

-C

CLKC

WENC

MBC

SIZEC

4665 drw01

PORT -C

控制

逻辑

MBF2

IDT ， IDT标志注册为Integrated Device Technology ，Inc.的商标SyncFIFO是集成设备技术公司的商标。

商业级温度范围

2001年8月

DSC-4665/4

IDT72V3626 / 72V3636 / 72V3646 3.3V CMOS三重总线SyncFIFO

具有总线匹配256 ×36× 2 512 ×36× 2 ， 1024 ×36× 2

商业级温度范围

描述：

该IDT72V3626 / 72V3636 / 72V3646的引脚和功能兼容

在IDT723626的/版本723646分之723636 ，旨在流掉一个3.3V电源

对于非常低的功耗。这些器件是一个单片，

高速，低功耗， CMOS三重总线同步（时钟） FIFO

内存支持时钟频率高达100 MHz ，并具有读取访问权限

倍的速度6.5ns 。两个独立的512分之256 / 1024 ×36双端口SRAM

FIFO的上板的双向36位总线之间的每个片外缓冲器的数据（端口

A）和两个单向18位总线（端口B发送数据时，端口C接收

数据） FIFO的数据可以读出端口B和写入使用任何端口C

18位或9位的格式，大端或小端配置的选择。

这些器件同步（时钟） FIFO ，这意味着每个端口

采用同步接口。通过一个端口的所有数据传输都门

到端口的时钟由使能信号低电平到高电平跳变。时钟的

PIN CON.IGURATION

CSA

FFA / IRA

EFA / ORA

PRS1

AFA

AEA

MBF2

工商管理硕士

MRS1

FS0/SD

CLKC

GND

FS1/SEN

MRS2

MBB

MBF1

AEB

AFC

EFB / ORB

FFC / IRC

GND

CSB

WENC

RENB

指数

W / RA

ENA

CLKA

GND

A35

A34

A33

A32

VCC

A31

A30

GND

A29

A28

A27

A26

A25

A24

A23

BE / FWFT

GND

A22

VCC

A21

A20

A19

A18

GND

A17

A16

A15

A14

A13

VCC

A12

GND

A11

A10

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

CLKB

PRS2

C17

C16

C15

C14

GND

MBC

C13

C12

C11

C10

SIZEB

GND

B17

B16

SIZEC

B15

B14

B13

B12

GND

B11

B10

GND

SPM

GND

4665 DRW 02

TQFP （ PK128-1 ，订货代码： PF ）

顶视图

IDT72V3626 / 72V3636 / 72V3646 3.3V CMOS三重总线SyncFIFO

同

总线匹配256x36x2 ， 512x36x2 ， 1,024x36x2

1,024 x 36 x 2

同

BUS- MATCHING 256 ×36× 2 512 ×36× 2 ，

商业级温度范围

每个端口是彼此独立的，并且可以是异步或

重合。在使每个端口被配置为提供一种简单

微处理器和/或总线与同步的之间的双向接口

理性的控制。

各端口之间的通信可以经由两个邮箱绕过FIFO的

寄存器。邮箱注册“宽度相匹配的端口选择总线宽度

B和C.每个邮箱寄存器都有一个标志（ MBF1和

MBF2)

时的信号

新的电子邮件已被存储。

两种复位可以用这些FIFO ：主复位和部分

复位。主复位初始化的读取和写入指针，以所述第一位置

存储器阵列和选择串行编程旗，旗并行编程

明，或有三种可能的默认标志偏移设置1 ， 8 ， 16或64。每个FIFO

拥有自己独立的主复位引脚，

MRS1

和

MRS2.

部分复位还设置了读写指针的第一位置

内存。与主复位，任何现有的设置之前，部分复位（即，

编程方法和部分标志默认偏移量）将被保留。部分复位

因为它允许在FIFO存储器的冲刷而无需改变任何有用

配置设置。每个FIFO有自己独立的部分复位引脚，

PRS1

和

PRS2.

这些设备具有两种操作模式：在

IDT标准模式，

写入到一个空的FIFO的第一个字被存入存储器阵列。一

是必需的读操作来访问字（以及所有其他词

驻留在内存中）。在

第一个字告吹模式

（ FWFT ），所述第一

字写入FIFO为空的输出会自动出现，没有读

需要的操作（不过，随后的访问的话确实neces-

sitate正式的读请求）。的BE / FWFT引脚在主复位状态

确定所使用的模式。

每个FIFO有一个组合的空/输出就绪标志（ EFA / ORA和

EFB / ORB ）

并且结合全/输入准备好标志（ FFA / IRA和

FFC / IRC ）。

该

和

功能都在IDT标准模式中选择。

指示

FIFO存储器是否为空。

示出存储器是否是

充分与否。和OR功能在第一个字中选择的IR告吹

模式。红外光谱表明FIFO中是否有可用的存储器位置。

或示出的FIFO是否有数据可用于读出或没有。这标志着

存在于所述输出有效数据。

每个FIFO具有可编程几乎空标志（ AEA和

AEB ）

和

可编程几乎满标志（ AFA和

AFC ）。 AEA

和

AEB

指示何时

词语的选择数目保持在FIFO存储器。

AFA

和

AFC

表明

当FIFO中包含多个词的所选择的号码。

FFA / IRA ， FFC / IRC ， AFA

和

AFC

是两阶段同步到

端口的时钟将数据写入到它的数组。

EFA / ORA ， EFB / ORB ， AEA ，

和

AEB

是两阶段同步的端口的时钟，从它的阵列读取数据。

可编程偏移

AEA ， AEB ， AFA ， AFC

使用加载在并行

A口或通过SD串行输入。串行编程模式引脚（ SPM ）

做此选择。还提供了三个默认偏移设置。该

AEA

和

AEB

阈值可以被设置在从空边界8 ， 16或64个存储单元

和

AFA

和

AFC

阈值可以从全被设置在8,16或64个存储单元

边界。所有这些选择都在使用FS0和FS1投入制作

主复位。

两个或更多个FIFO中，可以并行地使用，以创建更宽的数据路径。

这样的宽度扩张，不需要额外的外部组件。 Further-

以上， 2 IDT72V3626 / 72V3636 / 72V3646的FIFO可以结合

单向FIFO中能第一个字告吹时间（即

SuperSync FIFO的家族），以形成一个深度扩展。

如果，在任何时间，在FIFO没有积极地执行功能，该芯片将

自动关机。在断电状态下，电源电流

消费（我

）为最小。启动任何操作（通过激活控制

输入）将立即停止设备的的掉电状态。

该IDT72V3626 / 72V3636 / 72V3646从特点是操作

0℃至70℃。工业级温度范围（-40 ° C至+ 85°C ），可通过

特殊订货。他们使用的是IDT的高速，亚微米CMOS制

技术。

IDT72V3626 / 72V3636 / 72V3646 3.3V CMOS三重总线SyncFIFO

具有总线匹配256 ×36× 2 512 ×36× 2 ， 1024 ×36× 2

商业级温度范围

引脚说明

符号

A0-A35

AEA

AEB

AFA

AFC

B0-B17

BE / FWFT

名字

端口A的数据

端口A Almost-

空标志

端口B Almost-

空标志

端口A Almost-

满标志

端口C Almost-

满标志

端口B的数据

大端/

第一个字秋季

通过选择

I / O

侧面A. 36位双向数据端口

可编程几乎空标志同步到CLKA 。它为低时在FIFO2的单词数

小于或等于几乎空A的值偏移寄存器， X2 。

可编程几乎空标志同步到CLKB 。它为低时在FIFO1的单词数

小于或等于在几乎-空B的值偏移寄存器中，X1 。

可编程几乎满标志同步到CLKA 。它为低电平时的空位置的数目

在FIFO1小于或等于在几乎-全A的值偏移寄存器，Y 1 。

可编程几乎满标志同步到CLKC 。它为低电平时的空位置的数目

在FIFO2的是小于或等于在几乎-全C的值偏移寄存器，（Y2）。

对B侧的18位输出数据端口

这是一个双重目的的销。在主复位，就成为高将选择大端操作。

在这种情况下，根据不同的总线大小，所述

最

在端口A显著字节或字读取

端口B的第一（A到B的数据流量），或写入端口C的第（ C-到一个数据流）。一个低上会选择

小端操作。在这种情况下，该

至少

在端口A显著字节或字从B口第一次读

（A到B的数据流量），或写入端口C的第（ C-到一个数据流）。

主复位后，该引脚选择定时模式。一个高点

FWFT

选择IDT标准模式下，

LOW选择第一个字告吹模式。一旦定时模式被选择时，在水平

FWFT

必须是整个设备的运行静态的。

C0-C17

CLKA

端口C的数据

端口A时钟

对于侧C. 18比特的输入数据端口

CLKA是一个连续的时钟同步，通过端口A的所有数据传输，并可以

异步或重合CLKB 。

FFA / IRA ，全民教育/ ORA ， AFA ，

和

AEA

全部同步到

CLKA的低到高的转变。

CLKB是一个连续的时钟同步，通过端口B的所有数据传输，可以是异步的

或重合CLKA 。

EFB / ORB

和

AEB

同步到CLKB的低到高的转变。

CLKC是一个连续的时钟同步，通过端口C的所有数据传输，可以是异步的

或重合CLKA 。

FFC / IRC

和

AFC

同步到CLKC的低到高的转变。

CSA

一定要低，以便于CLKA低到高的跳读或写端口A的A0- A35

输出为高阻状态时，

CSA

为高。

CSB

一定要低，使CLKB低到高的转变来读取端口B的B0 - B17数据

输出为高阻状态时，

CSB

为高。

这是一个双功能引脚。在IDT标准模式中，

全民教育

功能被选择。

全民教育

指示

在FIFO2存储器是否为空。在FWFT模式中， ORA功能被选择。 ORA

表示对A0 - A35输出有效数据，可用于读出的存在。

EFA / ORA

同步到CLKA的低到高的转变。

这是一个双功能引脚。在IDT标准模式中，

EFB

功能被选择。

EFB

指示

在FIFO1存储器是否为空。在FWFT模式， ORB的功能被选择。 ORB

表示上的B0 B17中输出有效数据，可用于读出的存在。

EFB / ORB

同步

到CLKB的低到高的跳变。

ENA必须为高电平，使CLKA低到高的转变来读取或写入端口A数据

这是一个双功能引脚。在IDT标准模式中，

FFA

功能被选择。

FFA

指示

在FIFO1内存是否已满。在FWFT模式下，爱尔兰共和军的功能选择。 IRA

指示是否有可用空间用于写入到FIFO1存储器。

FFA / IRA

同步到CLKA的低到高的转变。

这是一个双功能引脚。在IDT标准模式中，

FFC

功能被选择。

FFC

指示

在FIFO2内存是否已满。在FWFT模式时，IRC功能被选择。 IRC

指示是否有空间可用于写入FIFO2的存储器。

FFC / IRC

同步到CLKC的低到高的转变。

描述

CLKB

CLKC

CSA

CSB

EFA / ORA

端口B时钟

端口C的时钟

端口A片

SELECT

端口B芯片

SELECT

端口A空/

输出就绪

旗

端口B空/

输出就绪标志

EFB / ORB

ENA

FFA / IRA

端口A启用

A口全/

输入准备好标志

FFC / IRC

端口C全/

输入准备好标志

IDT72V3626 / 72V3636 / 72V3646 3.3V CMOS三重总线SyncFIFO

同

总线匹配256x36x2 ， 512x36x2 ， 1,024x36x2

1,024 x 36 x 2

同

BUS- MATCHING 256 ×36× 2 512 ×36× 2 ，

商业级温度范围

引脚说明（续）

符号

名字

I / O

描述

FS1 / SEN标志偏移选择1 / I FS1 / SEN和FS0 / SD是用于标记两用输入偏移寄存器编程。在主复位，

串行启用，

FS1 / SEN和FS0 / SD ，加上

SPM ，

选择标志抵消编程方法。三偏移寄存器

编程的方法是可用的：自动加载的三个预设值（8 ，16或64）之一，同时

FS0 / SD标志偏移选择0 /

负载从端口A和串行加载。

串行数据

当选择串行载荷标志偏移寄存器编程， FS1 / SEN用作使同步

CLKA的低到高的转变。当FS1 / SEN为低，在CLKA上升沿加载位上呈现

FS0 / SD入X和Y的寄存器。编程的偏移量寄存器所需的位的写操作的数目是32的

72V3626 ， 36为72V3636和40为72V3646 。第一比特写入存储在Y寄存器（ Y1）的MSB和

最后一位写入存储在X寄存器（ X 2 ）的LSB 。

工商管理硕士

口邮箱

对MBA IA高电平选择一个邮箱注册的端口进行读或写操作。当A0- A35

SELECT

输出是活动的，对MBA高电平从mail2寄存器输出低电平选择选择数据

FIFO2输出寄存器的数据输出。

MBB

端口B邮箱

SELECT

端口C邮箱

SELECT

MAIL1注册

旗

Mail2注册

旗

主复位

在MBB高水平选择一个邮箱注册的端口B的读操作。当B0 - B17输出

活性，对MBB高电平从MAIL1寄存器选择数据输出和一个低电平选择FIFO1输出

注册数据的输出。

在MBC高水平的选择了mail2寄存器的端口C的写操作。该引脚必须在高

主复位。

MBC

MBF1

MBF2

MBF1

设为低电平CLKA低到高的转变将数据写入到MAIL1寄存器。写到MAIL1

寄存器被禁止，而

MBF1

是低的。

MBF1

设置高乘CLKB低到高的转变时，

端口B读取被选中， MBB高。

MBF1

设置高继主机或FIFO1的部分复位。

MBF2

设为低电平CLKC低到高的转变将数据写入到mail2寄存器。写到mail2

寄存器被禁止，而

MBF2

是低的。

MBF2

设置高通过CLKA当低到高的转变

端口A读出选择和MBA高。

MBF2

设置高继主机或FIFO2的部分复位。

的低电平引脚初始化FIFO1读写指针的内存第一的位置，并设置端口B

输出寄存器为全零。在低到高的转变

MRS1

选择的编程方法（串行或

平行），为FIFO1和FIFO2三个可编程标志默认偏移之一。它还配置端口B和

下公交车的大小和字节序的安排。 CLKA和四个低到高的转变四低到高

CLKB的转换必须发生在

MRS1

是低的。

IA LOW这个引脚初始化FIFO2读写指针的内存的第一个位置，并设置端口A

输出寄存器为全零。在低到高的转变

MRS2,

同时切换

MRS1,

SELECTS

的编程方法（串行或并行）和用于FIFO2三个标志默认偏移之一。四低到高

CLKA的过渡和CLKC四种低到高的转变必须发生在

MRS2

是低的。

MRS1

MRS2

主复位

PRS1

部分复位

PRS2

部分复位

的低电平引脚初始化FIFO1读写指针的内存第一的位置，并设置thePort B

输出寄存器为全零。在部分复位，当前选择的总线宽度，尾数排列，

程序设计方法（串行或并行），以及可编程标志设置都保留。

IA LOW这个引脚初始化FIFO2读写指针的内存的第一个位置，并设置一个thePort

输出寄存器为全零。在部分复位，当前选择的总线宽度，尾数排列，

程序设计方法（串行或并行），以及可编程标志设置都保留。

RENB必须为高电平，使CLKB低到高的转变来读取端口B数据

SIZEB决定端口B.一个高引脚上的总线宽度选择字节（ 9位）总线宽度。的低电平引脚

选择字（ 18位）总线宽度。 SIZEB作品SIZEC ，并尽量选择公交车的大小和字节序的安排

对端口B和C. SIZEB的级别必须是整个设备的运行静态的。

RENB

SIZEB

端口B读使能

端口B

总线宽度选择

端口C

总线宽度选择

串行编程

模式

端口C写使能

端口写/

阅读选择

SIZEC

SPM

WENC

W / RA

SIZEC决定了港口C.一个高引脚上的总线宽度选择字节（ 9位）总线宽度。的低电平引脚

选择字（ 18位）总线宽度。 SIZEC作品SIZEB ，并尽量选择公交车的大小和字节序的安排

对端口B和C. SIZEC的级别必须是整个设备的运行静态的。

IA LOW该引脚上选择部分标志偏移的串行编程。在这个引脚上选择并行

编程或默认偏移（8 ，16或64）。

WENC必须为高电平，使CLKC低到高过渡到写端口C的数据

一个高电平选择写操作和低选择在端口A的读操作低到高的转变

CLKA 。在A0 - A35输出处于高阻抗状态，当W / RA高。

3.3伏的CMOS三重总线

SyncFIFO

具有总线匹配

256 x 36 x 2, 512 x 36 x 2,

1,024 x 36 x 2

.EATURES ：

IDT72V3626

IDT72V3636

IDT72V3646

存储容量：

IDT72V3626-256 ×36× 2

IDT72V3636-512 ×36× 2

IDT72V3646-1,024 ×36× 2

时钟频率高达100MHz （ 6.5ns访问时间）

两个独立的FIFO一个双向的数据缓冲

36位端口和两个单向的18位端口（端口C接收

和端口B发送）

18位（字）和9位（字节）总线的18位（字）上的大小

端口B和C.

选择IDT标准时间（使用

全民教育， EFB ， FFA ，

和

FFC

旗

功能），或第一个字告吹时间（使用ORA ， ORB ，

爱尔兰共和军和IRC标志功能）

可编程几乎空和几乎全部的标志;每个人都有

三个默认的偏移量（ 8,16和64 ）

部分标志的串行或并行编程

字和字节总线宽度大端或小端格式

主复位清除数据和配置FIFO ，部分复位

清除数据，但保留配置设置

邮箱旁路寄存器为每个FIFO

自由运行CLKA ， CLKB和CLKC可以是异步或

一致（同时读取和写入数据的一个单

时钟沿允许）

自动关闭电源的功耗降至最低

可在节省空间的128引脚薄型四方扁平封装（ TQFP ）

5V工作的引脚和功能兼容的版本

IDT723626/723636/723646

工业级温度范围（？ 40 ° C至+ 85°C ），可

.UNCTIONAL框图

MBF1

邮件1

输出巴士 -

匹配

输入

RAM阵列

256 x 36

512 x 36

1,024 x 36

产量

CLKA

CSA

W / RA

ENA

工商管理硕士

MRS1

PRS1

端口-A

控制

逻辑

-B

FIFO1,

Mail1

RESET

逻辑

PORT -B

控制

逻辑

写

指针

读

指针

CLKB

RENB

CSB

MBB

SIZEB

FFA / IRA

AFA

SPM

FS0/SD

FS1/SEN

-A

EFA / ORA

AEA

FIFO1

状态标志

逻辑

常见

PORT

控制

逻辑

（B和C）的

EFB / ORB

AEB

可编程标志

偏移寄存器

FIFO2

定时

模式

状态标志

逻辑

读

指针

写

指针

FIFO2,

Mail2

RESET

逻辑

FWFT

FFC / IRC

AFC

MRS2

PRS2

输入

RAM阵列

输入巴士 -

匹配

产量

256 x 36

512 x 36

1,024 x 36

邮件2

-C

CLKC

WENC

MBC

SIZEC

4665 drw01

PORT -C

控制

逻辑

MBF2

IDT ， IDT标志注册为Integrated Device Technology ，Inc.的商标SyncFIFO是集成设备技术公司的商标。

商业级温度范围

2001年8月

DSC-4665/4

IDT72V3626 / 72V3636 / 72V3646 3.3V CMOS三重总线SyncFIFO

具有总线匹配256 ×36× 2 512 ×36× 2 ， 1024 ×36× 2

商业级温度范围

描述：

该IDT72V3626 / 72V3636 / 72V3646的引脚和功能兼容

在IDT723626的/版本723646分之723636 ，旨在流掉一个3.3V电源

对于非常低的功耗。这些器件是一个单片，

高速，低功耗， CMOS三重总线同步（时钟） FIFO

内存支持时钟频率高达100 MHz ，并具有读取访问权限

倍的速度6.5ns 。两个独立的512分之256 / 1024 ×36双端口SRAM

FIFO的上板的双向36位总线之间的每个片外缓冲器的数据（端口

A）和两个单向18位总线（端口B发送数据时，端口C接收

数据） FIFO的数据可以读出端口B和写入使用任何端口C

18位或9位的格式，大端或小端配置的选择。

这些器件同步（时钟） FIFO ，这意味着每个端口

采用同步接口。通过一个端口的所有数据传输都门

到端口的时钟由使能信号低电平到高电平跳变。时钟的

PIN CON.IGURATION

CSA

FFA / IRA

EFA / ORA

PRS1

AFA

AEA

MBF2

工商管理硕士

MRS1

FS0/SD

CLKC

GND

FS1/SEN

MRS2

MBB

MBF1

AEB

AFC

EFB / ORB

FFC / IRC

GND

CSB

WENC

RENB

指数

W / RA

ENA

CLKA

GND

A35

A34

A33

A32

VCC

A31

A30

GND

A29

A28

A27

A26

A25

A24

A23

BE / FWFT

GND

A22

VCC

A21

A20

A19

A18

GND

A17

A16

A15

A14

A13

VCC

A12

GND

A11

A10

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

CLKB

PRS2

C17

C16

C15

C14

GND

MBC

C13

C12

C11

C10

SIZEB

GND

B17

B16

SIZEC

B15

B14

B13

B12

GND

B11

B10

GND

SPM

GND

4665 DRW 02

TQFP （ PK128-1 ，订货代码： PF ）

顶视图

IDT72V3626 / 72V3636 / 72V3646 3.3V CMOS三重总线SyncFIFO

同

总线匹配256x36x2 ， 512x36x2 ， 1,024x36x2

1,024 x 36 x 2

同

BUS- MATCHING 256 ×36× 2 512 ×36× 2 ，

商业级温度范围

每个端口是彼此独立的，并且可以是异步或

重合。在使每个端口被配置为提供一种简单

微处理器和/或总线与同步的之间的双向接口

理性的控制。

各端口之间的通信可以经由两个邮箱绕过FIFO的

寄存器。邮箱注册“宽度相匹配的端口选择总线宽度

B和C.每个邮箱寄存器都有一个标志（ MBF1和

MBF2)

时的信号

新的电子邮件已被存储。

两种复位可以用这些FIFO ：主复位和部分

复位。主复位初始化的读取和写入指针，以所述第一位置

存储器阵列和选择串行编程旗，旗并行编程

明，或有三种可能的默认标志偏移设置1 ， 8 ， 16或64。每个FIFO

拥有自己独立的主复位引脚，

MRS1

和

MRS2.

部分复位还设置了读写指针的第一位置

内存。与主复位，任何现有的设置之前，部分复位（即，

编程方法和部分标志默认偏移量）将被保留。部分复位

因为它允许在FIFO存储器的冲刷而无需改变任何有用

配置设置。每个FIFO有自己独立的部分复位引脚，

PRS1

和

PRS2.

这些设备具有两种操作模式：在

IDT标准模式，

写入到一个空的FIFO的第一个字被存入存储器阵列。一

是必需的读操作来访问字（以及所有其他词

驻留在内存中）。在

第一个字告吹模式

（ FWFT ），所述第一

字写入FIFO为空的输出会自动出现，没有读

需要的操作（不过，随后的访问的话确实neces-

sitate正式的读请求）。的BE / FWFT引脚在主复位状态

确定所使用的模式。

每个FIFO有一个组合的空/输出就绪标志（ EFA / ORA和

EFB / ORB ）

并且结合全/输入准备好标志（ FFA / IRA和

FFC / IRC ）。

该

和

功能都在IDT标准模式中选择。

指示

FIFO存储器是否为空。

示出存储器是否是

充分与否。和OR功能在第一个字中选择的IR告吹

模式。红外光谱表明FIFO中是否有可用的存储器位置。

或示出的FIFO是否有数据可用于读出或没有。这标志着

存在于所述输出有效数据。

每个FIFO具有可编程几乎空标志（ AEA和

AEB ）

和

可编程几乎满标志（ AFA和

AFC ）。 AEA

和

AEB

指示何时

词语的选择数目保持在FIFO存储器。

AFA

和

AFC

表明

当FIFO中包含多个词的所选择的号码。

FFA / IRA ， FFC / IRC ， AFA

和

AFC

是两阶段同步到

端口的时钟将数据写入到它的数组。

EFA / ORA ， EFB / ORB ， AEA ，

和

AEB

是两阶段同步的端口的时钟，从它的阵列读取数据。

可编程偏移

AEA ， AEB ， AFA ， AFC

使用加载在并行

A口或通过SD串行输入。串行编程模式引脚（ SPM ）

做此选择。还提供了三个默认偏移设置。该

AEA

和

AEB

阈值可以被设置在从空边界8 ， 16或64个存储单元

和

AFA

和

AFC

阈值可以从全被设置在8,16或64个存储单元

边界。所有这些选择都在使用FS0和FS1投入制作

主复位。

两个或更多个FIFO中，可以并行地使用，以创建更宽的数据路径。

这样的宽度扩张，不需要额外的外部组件。 Further-

以上， 2 IDT72V3626 / 72V3636 / 72V3646的FIFO可以结合

单向FIFO中能第一个字告吹时间（即

SuperSync FIFO的家族），以形成一个深度扩展。

如果，在任何时间，在FIFO没有积极地执行功能，该芯片将

自动关机。在断电状态下，电源电流

消费（我

）为最小。启动任何操作（通过激活控制

输入）将立即停止设备的的掉电状态。

该IDT72V3626 / 72V3636 / 72V3646从特点是操作

0℃至70℃。工业级温度范围（-40 ° C至+ 85°C ），可通过

特殊订货。他们使用的是IDT的高速，亚微米CMOS制

技术。

IDT72V3626 / 72V3636 / 72V3646 3.3V CMOS三重总线SyncFIFO

具有总线匹配256 ×36× 2 512 ×36× 2 ， 1024 ×36× 2

商业级温度范围

引脚说明

符号

A0-A35

AEA

AEB

AFA

AFC

B0-B17

BE / FWFT

名字

端口A的数据

端口A Almost-

空标志

端口B Almost-

空标志

端口A Almost-

满标志

端口C Almost-

满标志

端口B的数据

大端/

第一个字秋季

通过选择

I / O

侧面A. 36位双向数据端口

可编程几乎空标志同步到CLKA 。它为低时在FIFO2的单词数

小于或等于几乎空A的值偏移寄存器， X2 。

可编程几乎空标志同步到CLKB 。它为低时在FIFO1的单词数

小于或等于在几乎-空B的值偏移寄存器中，X1 。

可编程几乎满标志同步到CLKA 。它为低电平时的空位置的数目

在FIFO1小于或等于在几乎-全A的值偏移寄存器，Y 1 。

可编程几乎满标志同步到CLKC 。它为低电平时的空位置的数目

在FIFO2的是小于或等于在几乎-全C的值偏移寄存器，（Y2）。

对B侧的18位输出数据端口

这是一个双重目的的销。在主复位，就成为高将选择大端操作。

在这种情况下，根据不同的总线大小，所述

最

在端口A显著字节或字读取

端口B的第一（A到B的数据流量），或写入端口C的第（ C-到一个数据流）。一个低上会选择

小端操作。在这种情况下，该

至少

在端口A显著字节或字从B口第一次读

（A到B的数据流量），或写入端口C的第（ C-到一个数据流）。

主复位后，该引脚选择定时模式。一个高点

FWFT

选择IDT标准模式下，

LOW选择第一个字告吹模式。一旦定时模式被选择时，在水平

FWFT

必须是整个设备的运行静态的。

C0-C17

CLKA

端口C的数据

端口A时钟

对于侧C. 18比特的输入数据端口

CLKA是一个连续的时钟同步，通过端口A的所有数据传输，并可以

异步或重合CLKB 。

FFA / IRA ，全民教育/ ORA ， AFA ，

和

AEA

全部同步到

CLKA的低到高的转变。

CLKB是一个连续的时钟同步，通过端口B的所有数据传输，可以是异步的

或重合CLKA 。

EFB / ORB

和

AEB

同步到CLKB的低到高的转变。

CLKC是一个连续的时钟同步，通过端口C的所有数据传输，可以是异步的

或重合CLKA 。

FFC / IRC

和

AFC

同步到CLKC的低到高的转变。

CSA

一定要低，以便于CLKA低到高的跳读或写端口A的A0- A35

输出为高阻状态时，

CSA

为高。

CSB

一定要低，使CLKB低到高的转变来读取端口B的B0 - B17数据

输出为高阻状态时，

CSB

为高。

这是一个双功能引脚。在IDT标准模式中，

全民教育

功能被选择。

全民教育

指示

在FIFO2存储器是否为空。在FWFT模式中， ORA功能被选择。 ORA

表示对A0 - A35输出有效数据，可用于读出的存在。

EFA / ORA

同步到CLKA的低到高的转变。

这是一个双功能引脚。在IDT标准模式中，

EFB

功能被选择。

EFB

指示

在FIFO1存储器是否为空。在FWFT模式， ORB的功能被选择。 ORB

表示上的B0 B17中输出有效数据，可用于读出的存在。

EFB / ORB

同步

到CLKB的低到高的跳变。

ENA必须为高电平，使CLKA低到高的转变来读取或写入端口A数据

这是一个双功能引脚。在IDT标准模式中，

FFA

功能被选择。

FFA

指示

在FIFO1内存是否已满。在FWFT模式下，爱尔兰共和军的功能选择。 IRA

指示是否有可用空间用于写入到FIFO1存储器。

FFA / IRA

同步到CLKA的低到高的转变。

这是一个双功能引脚。在IDT标准模式中，

FFC

功能被选择。

FFC

指示

在FIFO2内存是否已满。在FWFT模式时，IRC功能被选择。 IRC

指示是否有空间可用于写入FIFO2的存储器。

FFC / IRC

同步到CLKC的低到高的转变。

描述

CLKB

CLKC

CSA

CSB

EFA / ORA

端口B时钟

端口C的时钟

端口A片

SELECT

端口B芯片

SELECT

端口A空/

输出就绪

旗

端口B空/

输出就绪标志

EFB / ORB

ENA

FFA / IRA

端口A启用

A口全/

输入准备好标志

FFC / IRC

端口C全/

输入准备好标志

IDT72V3626 / 72V3636 / 72V3646 3.3V CMOS三重总线SyncFIFO

同

总线匹配256x36x2 ， 512x36x2 ， 1,024x36x2

1,024 x 36 x 2

同

BUS- MATCHING 256 ×36× 2 512 ×36× 2 ，

商业级温度范围

引脚说明（续）

符号

名字

I / O

描述

FS1 / SEN标志偏移选择1 / I FS1 / SEN和FS0 / SD是用于标记两用输入偏移寄存器编程。在主复位，

串行启用，

FS1 / SEN和FS0 / SD ，加上

SPM ，

选择标志抵消编程方法。三偏移寄存器

编程的方法是可用的：自动加载的三个预设值（8 ，16或64）之一，同时

FS0 / SD标志偏移选择0 /

负载从端口A和串行加载。

串行数据

当选择串行载荷标志偏移寄存器编程， FS1 / SEN用作使同步

CLKA的低到高的转变。当FS1 / SEN为低，在CLKA上升沿加载位上呈现

FS0 / SD入X和Y的寄存器。编程的偏移量寄存器所需的位的写操作的数目是32的

72V3626 ， 36为72V3636和40为72V3646 。第一比特写入存储在Y寄存器（ Y1）的MSB和

最后一位写入存储在X寄存器（ X 2 ）的LSB 。

工商管理硕士

口邮箱

对MBA IA高电平选择一个邮箱注册的端口进行读或写操作。当A0- A35

SELECT

输出是活动的，对MBA高电平从mail2寄存器输出低电平选择选择数据

FIFO2输出寄存器的数据输出。

MBB

端口B邮箱

SELECT

端口C邮箱

SELECT

MAIL1注册

旗

Mail2注册

旗

主复位

在MBB高水平选择一个邮箱注册的端口B的读操作。当B0 - B17输出

活性，对MBB高电平从MAIL1寄存器选择数据输出和一个低电平选择FIFO1输出

注册数据的输出。

在MBC高水平的选择了mail2寄存器的端口C的写操作。该引脚必须在高

主复位。

MBC

MBF1

MBF2

MBF1

设为低电平CLKA低到高的转变将数据写入到MAIL1寄存器。写到MAIL1

寄存器被禁止，而

MBF1

是低的。

MBF1

设置高乘CLKB低到高的转变时，

端口B读取被选中， MBB高。

MBF1

设置高继主机或FIFO1的部分复位。

MBF2

设为低电平CLKC低到高的转变将数据写入到mail2寄存器。写到mail2

寄存器被禁止，而

MBF2

是低的。

MBF2

设置高通过CLKA当低到高的转变

端口A读出选择和MBA高。

MBF2

设置高继主机或FIFO2的部分复位。

的低电平引脚初始化FIFO1读写指针的内存第一的位置，并设置端口B

输出寄存器为全零。在低到高的转变

MRS1

选择的编程方法（串行或

平行），为FIFO1和FIFO2三个可编程标志默认偏移之一。它还配置端口B和

下公交车的大小和字节序的安排。 CLKA和四个低到高的转变四低到高

CLKB的转换必须发生在

MRS1

是低的。

IA LOW这个引脚初始化FIFO2读写指针的内存的第一个位置，并设置端口A

输出寄存器为全零。在低到高的转变

MRS2,

同时切换

MRS1,

SELECTS

的编程方法（串行或并行）和用于FIFO2三个标志默认偏移之一。四低到高

CLKA的过渡和CLKC四种低到高的转变必须发生在

MRS2

是低的。

MRS1

MRS2

主复位

PRS1

部分复位

PRS2

部分复位

的低电平引脚初始化FIFO1读写指针的内存第一的位置，并设置thePort B

输出寄存器为全零。在部分复位，当前选择的总线宽度，尾数排列，

程序设计方法（串行或并行），以及可编程标志设置都保留。

IA LOW这个引脚初始化FIFO2读写指针的内存的第一个位置，并设置一个thePort

输出寄存器为全零。在部分复位，当前选择的总线宽度，尾数排列，

程序设计方法（串行或并行），以及可编程标志设置都保留。

RENB必须为高电平，使CLKB低到高的转变来读取端口B数据

SIZEB决定端口B.一个高引脚上的总线宽度选择字节（ 9位）总线宽度。的低电平引脚

选择字（ 18位）总线宽度。 SIZEB作品SIZEC ，并尽量选择公交车的大小和字节序的安排

对端口B和C. SIZEB的级别必须是整个设备的运行静态的。

RENB

SIZEB

端口B读使能

端口B

总线宽度选择

端口C

总线宽度选择

串行编程

模式

端口C写使能

端口写/

阅读选择

SIZEC

SPM

WENC

W / RA

SIZEC决定了港口C.一个高引脚上的总线宽度选择字节（ 9位）总线宽度。的低电平引脚

选择字（ 18位）总线宽度。 SIZEC作品SIZEB ，并尽量选择公交车的大小和字节序的安排

对端口B和C. SIZEC的级别必须是整个设备的运行静态的。

IA LOW该引脚上选择部分标志偏移的串行编程。在这个引脚上选择并行

编程或默认偏移（8 ，16或64）。

WENC必须为高电平，使CLKC低到高过渡到写端口C的数据

一个高电平选择写操作和低选择在端口A的读操作低到高的转变

CLKA 。在A0 - A35输出处于高阻抗状态，当W / RA高。