3.3伏的CMOS SuperSync FIFO
16,384 x 9
32,768 x 9
产品特点：
IDT72V261LA
IDT72V271LA
请选择以下内存组织之间：
IDT72V261LA
—
16,384 x 9
IDT72V271LA
—
32,768 x 9
引脚兼容的IDT72V281 / 72V291和IDT72V2101 /
72V2111SuperSync的FIFO
与5伏IDT72261 / 72271系列功能兼容
10ns的读取/写入周期时间（ 6.5ns访问时间）
固定的低第一个字的数据等待时间
5V输入容限
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据，但保留可编程设置
重传操作固定，较低的第一个字数据
等待时间
空，满和半满标志信号FIFO状态
可编程几乎空和几乎全部的标志，每个标志
可默认两个预选偏移1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志）或第一
字告吹时间（使用
OR
和
IR
标志）
输出使能卖出期权数据输出为高阻抗状态
在深度和宽度易于扩展
独立的读写时钟（允许读取和写入
同时进行）
可在64引脚薄型四方扁平封装（ TQFP ）和64
引脚超薄薄型四方扁平封装（ STQFP ）
高性能的亚微米CMOS技术
工业级温度范围（ ？ 40 ° C至+ 85°C ），可
°
°
描述：
该IDT72V261LA / 72V271LA是功能上兼容版本
在IDT72261 / 72271设计流掉一个3.3V电源的功率非常低
消费。该IDT72V261LA / 72V271LA格外深，高
速度，CMOS先入先出（ FIFO）存储器与主频读和
功能框图
文
D
0
-D
8
WCLK
LD SEN
输入寄存器
偏移寄存器
FF / IR
PAF
EF /或
PAE
HF
FWFT / SI
写控制
逻辑
RAM阵列
16,384 x 9
32,768 x 9
旗
逻辑
写指针
读指针
读
控制
逻辑
输出寄存器
太太
PRS
RT
RESET
逻辑
RCLK
任
OE
Q
0
-Q
8
4673 DRW 01
IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的SuperSync是集成设备技术公司的商标。
商用和工业温度范围
1
2002年为Integrated Device Technology ， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2002年4月
DSC-4673/2
IDT72V261LA/72V271LA
3.3伏的CMOS SuperSync FIFO 16,384 ×9和32,768 ×9
商业和工业
温度范围
描述（续）
写控制。这些FIFO提供了众多的改进，比以前的
SuperSync的FIFO ，其中包括以下内容：
的一个时钟输入的频率相对于所述的限制
其他已被删除。频率选择引脚（ FS ）已
被去除，因此它不再需要选择其中两个时钟的
输入RCLK或WCLK ，是在更高的频率下运行。
通过重传操作所需的周期是固定的，现在短。
第一个字数据潜伏期，从时间的第一个字是写
一个空的FIFO它可以读取的时间，现在是固定的，短的。
（与延迟的可变时钟周期计数延迟相关联
以前SuperSync设备发现阶段已被淘汰的
这SuperSync的家庭。 ）
SuperSync的FIFO特别适合于网络，视频，电信
通信，数据通信，以及需要的其他应用程序
缓存大量的数据。
输入端口是通过一个写时钟（ WCLK ）输入和一个写控制
使能（ WEN）的输入。数据被写入FIFO上的每个上升沿
当WCLK
文
为有效。输出端口通过一个读控制
时钟（ RCLK ）输入和读使能（ REN）的输入。数据从读
FIFO的RCLK时的每个上升沿
任
为有效。一个输出
启用（ OE ）输入为输出三态控制。
两个RCLK的频率和WCLK信号可以从异
0 fmax的完全独立。上有没有限制
的一个时钟输入频率相对于其它。
销刀豆网络gurations
LD
FWFT / SI
GND
FF / IR
PAF
HF
WCLK
PRS
EF /或
RCLK
任
RT
OE
太太
V
CC
PAE
销1
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
文
SEN
DC
(1)
V
CC
V
CC
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
D8
D7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
V
CC
DNC
(3)
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
Q8
Q7
Q6
GND
GND
Q0
Q1
GND
Q2
D5
D4
D3
D2
D1
D0
TQFP （ PN64-1 ，订货代码： PF ）
STQFP （ PP64-1 ，订货代码： TF ）
顶视图
注意事项：
1， DC =不在乎。必须连接到GND或V
CC
，不能悬空。
2.该引脚既可以连接到地或悬空。
3. DNC =不连接。
2
Q3
V
CC
Q4
Q5
D6
4673 DRW 02
IDT72V261LA/72V271LA
3.3伏的CMOS SuperSync FIFO 16,384 ×9和32,768 ×9
商业和工业
温度范围
描述（续）
有操作这些设备的两种可能的定时方式：
IDT标准模式，第一个字告吹（ FWFT ）模式。
In
IDT标准模式，
写入到一个空的FIFO中的第一个字也不会
出现在数据输出线，除非一个具体的读操作是
进行。读操作，其中包括激活的
任
和
使一个上升RCLK边缘，将这个词从内部存储器转移
数据输出线。
In
FWFT模式，
写入到一个空的FIFO的第一个字被计时
直接将RCLK信号3转换后的数据输出线。一
任
没有被断言为访问的第一个字。不过，
写入FIFO以后做的话就需要低
任
为
访问。在FWFT / SI输入的过程中主复位状态决定
在使用定时模式。
对于需要更多的数据存储容量比一个单一的应用程序
FIFO可提供的FWFT计时模式允许深度扩张
链中串联的FIFO （即，一个FIFO的数据输出端被连接
到下一个相应的数据输入）。无需外部逻辑重新
quired 。
这些FIFO有五个标志引脚，
EF /或
（空标志或输出就绪） ，
FF / IR
（满标志或输入就绪） ，
HF
（半满标志）
PAE
（可编程
几乎空标志）和
PAF
（可编程几乎满标志） 。该
EF
和
FF
功能是在IDT标准模式中选择。该
IR
和
OR
功能在FWFT模式选择。
HF ， PAE
和
PAF
总是
可以使用，不论定时模式。
PAE
和
PAF
可以独立地进行编程，在任何点切换
在存储器中。 （见表1和表2 ），可编程偏移确定
标志切换阈值，并且可以通过两种方法来加载：并行或
串口。还提供了两个默认偏移设置，从而使
PAE
可以
设置为127或1023的位置从空边界和开关
PAF
阈值可以被设置在从完整边界127或1023的位置。
这些选择都是用的
LD
在主复位引脚。
对于串口编程，
SEN
再加上
LD
上的每个上升沿
WCLK ，用于通过串行输入（SI ）来加载偏移寄存器。为
并行编程，
文
再加上
LD
在WCLK的每个上升沿，
用于通过Dn得加载偏移寄存器。
任
再加上
LD
每个
RCLK的上升沿可以用于读取的偏移量在从尺寸Qn平行
不管串行或并行偏移装载是否已经被选择。
在主复位（ MRS）发生以下事件：读取和
写指针被设置为FIFO的第一个位置。在FWFT销
选择IDT标准模式或FWFT模式。该
LD
引脚选择其中一个
127部分标志的默认设置与并行编程或部分标志
1023默认设置串行编程。这些标志被更新
根据所选择的定时模式，默认偏移。
该部分复位（ PRS ）还设置了读写指针到第
所述存储器的位置。然而，定时模式，部分标志编程
明的方法和默认的或现有的程序之前设置的偏移
部分复位保持不变。该标志根据更新后
定时模式和有效偏移。
PRS
为在复位装置有用
中间操作中，重编程的部分标记时将是不希望的。
该重传功能允许将数据从FIFO重新读取更
不止一次。一个低的
RT
上升RCLK边缘时输入启动
由读指针设置到的所述第一位置重传操作
存储器阵列。
如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片
会自动关机。一旦在断电状态下，待机
电源电流消耗最小化。通过启动爱科特任何操作（
立即vating控制输入）将停止设备的电源
关闭状态。
该IDT72V261LA / 72V271LA使用的是编造IDT的高速
亚微米CMOS技术。
部分复位（ PRS ）
写时钟（ WCLK ）
写使能（ WEN ）
LOAD （ LD ）
DATA IN （D
0
- D
n
)
串行ENABLE （ SEN ）
第一个字告吹/串行输入
（ FWFT / SI ）
满标志/ INPUT READY （ FF / IR ）
可编程几乎全（ PAF ）
MASTER RESET （ MRS）
读时钟（ RCLK ）
读使能（ REN）
输出使能（ OE ）
DATA OUT （Q
0
- Q
n
)
IDT
72V261LA
72V271LA
转发（ RT ）
空标志/ OUTPUT READY （ EF / OR）
可编程几乎空（ PAE ）
半满标志（ HF ）
4673 DRW 03
单16,384 ×9和32,768 ×9同步FIFO的图1.框图
3
IDT72V261LA/72V271LA
3.3伏的CMOS SuperSync FIFO 16,384 ×9和32,768 ×9
商业和工业
温度范围
引脚说明
符号
D
0
–D
8
太太
名字
数据输入
主复位
I / O
I
I
描述
数据输入为9位的总线。
太太
初始化读写指针为零，并设置输出寄存器为全零。
在主复位时，FIFO被配置为FWFT或IDT标准模式，一
两个可编程标志的默认设置，并偏移设置串行或并行编程。
PRS
初始化读写指针为零，并设置输出寄存器为全零。
在部分复位，现有的模式（ IDT或FWFT ） ，程序设计方法（串行或并行） ，
和可编程标志设置都保留。
RT
置在RCLK的上升沿将初始化读指针到零，则设置
EF
标志
LOW （或在FWFT模式高）暂时并不会干扰写指针，编程
法，现有的时序模式或可编程标志的设置。
RT
是有用的，以从所述第一重新读取数据
FIFO的物理位置。
在主复位，将选择第一个字告吹或IDT标准模式。主复位后，
此引脚用作串行输入负载偏移寄存器
当启用
文，
WCLK的上升沿将数据写入到FIFO中，并偏移到
对于并行编程的可编程的寄存器，以及通过使能时
SEN ，
的上升沿
WCLK写入数据的一个比特到可编程寄存器，用于串行编程。
文
使WCLK用于写入数据到FIFO存储器和偏移量寄存器。
当启用
任，
RCLK的上升沿从FIFO存储器和偏移读取数据
来自可编程寄存器。
任
使RCLK为从FIFO存储器中读出的数据和偏移量寄存器。
OE
控制Q的输出阻抗
n.
SEN
使可编程标志偏移串行加载。
在主复位，
LD
选择两个部分标志默认偏移量（ 127或1023 ） ，并确定1
标志偏移编程方法，串行或并行。主复位后，该引脚允许写
和读出从偏置寄存器。
该引脚必须连接到无论是V
CC
或GND ，必须复位后不切换。
在IDT标准模式中，
FF
功能被选择。
FF
指示是否在FIFO
内存已满。在FWFT模式中，
IR
功能被选择。
IR
指示是否存在
是可用空间用于写入到FIFO存储器中。
在IDT标准模式中，
EF
功能被选择。
EF
指示是否在FIFO
内存是空的。在FWFT模式，则
OR
功能被选择。
OR
指示是否
有可在输出有效数据。
PAF
变低，如果在FIFO存储器的字的数量大于总字容量
FIFO中减去全部偏移值m ，该值存储在全偏移寄存器。有两种
对于M可能默认值： 127或1023 。
PAE
变低，如果字在FIFO存储器中的数小于偏移n，这个被存储
在空偏移寄存器。有n个两个可能的默认值： 127或1023 。其他值
对于n可以被编程到器件中。
HF
表示FIFO存储器是否为多于或少于半满。
用于9总线数据输出
+3.3伏电源引脚。
接地引脚。
PRS
部分复位
I
RT
重发
I
FWFT / SI
WCLK
第一个字秋季
通过/串行输入
写时钟
I
I
文
RCLK
任
OE
SEN
LD
写使能
读时钟
读使能
OUTPUT ENABLE
串行启用
负载
I
I
I
I
I
I
DC
FF / IR
不关心
全旗/
输入就绪
空旗/
输出就绪
可编程
几乎满标志
可编程
几乎空标志
半满标志
数据输出
动力
地
I
O
EF /或
O
PAF
O
PAE
O
HF
Q
0
–Q
8
V
CC
GND
O
O
4
IDT72V261LA/72V271LA
3.3伏的CMOS SuperSync FIFO 16,384 ×9和32,768 ×9
商业和工业
温度范围
绝对最大额定值
符号
V
TERM
T
英镑
I
OUT
等级
端电压
相对于GND
存储
温度
直流输出电流
广告
-0.5 + 5
-55到+125
-50到+50
单位
V
°C
mA
建议的直流工作
条件
符号
V
CC
GND
V
IH
V
IL
(1)
T
A
T
A
参数
电源电压（ Com'l / Ind'l ）
电源电压（ Com'l / Ind'l ）
输入高电压（ Com'l / Ind'l ）
输入低电压（ Com'l / Ind'l ）
工作温度
广告
工作温度
产业
分钟。
3.0
0
2.0
0
0
典型值。
3.3
0
马克斯。
3.6
0
5.0
0.8
70
85
单位
V
V
V
V
°C
°C
注意：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
注意：
1. 1.5V下冲被允许为10ns的每秒一次循环。
DC电气特性
（商业： V
CC
= 3.3V ± 03.V ， TA = 0 ° C至+ 70°C ;工业： V
CC
= 3.3V ± 03.V ， TA = -40 ° C至+ 85°C ）
IDT72V261LA
IDT72V271LA
商业&工业
(1)
t
CLK
= 10 ，15，20纳秒
符号
I
LI
(2)
I
LO
(3)
V
OH
V
OL
I
CC1
(4,5,6)
I
CC2
(4,7)
输入漏电流
输出漏电流
输出逻辑“1”的电压，I
OH
= -2毫安
输出逻辑“ 0 ”电压，I
OL
= 8毫安
有源电源电流
待机电流
参数
分钟。
–1
–10
2.4
—
—
—
马克斯。
1
10
—
0.4
55
20
单位
A
A
V
V
mA
mA
注意事项：
1.工业温度范围的产品为15ns速度等级可作为标准设备。所有其他速度等级可通过特殊订单。
2.测量0.4
≤
V
IN
≤
V
CC
.
3.
OE
≥
V
IH
, 0.4
≤
V
OUT
≤
V
CC
.
4.测试与输出禁用（我
OUT
= 0).
5. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。
6.典型I
CC1
= 10 + 0.95*f
S
+ 0.02*C
L
*f
S
（单位为mA）与V
CC
= 3.3V ，T
A
= 25 ° C，F
S
= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平） ，数据在f开关
S
/2,
C
L
=容性负载（单位为pF ） 。
7，所有输入= V
CC
- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
(2)
C
OUT
(1,2)
参数
(1)
输入
电容
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
10
单位
pF
pF
注意事项：
1.取消输出（ OE
≥
V
IH
).
2.特征值，而不是目前的测试。
5
3.3伏的CMOS SuperSync FIFO
16,384 x 9
32,768 x 9
产品特点：
IDT72V261LA
IDT72V271LA
请选择以下内存组织之间：
IDT72V261LA
—
16,384 x 9
IDT72V271LA
—
32,768 x 9
引脚兼容的IDT72V281 / 72V291和IDT72V2101 /
72V2111SuperSync的FIFO
与5伏IDT72261 / 72271系列功能兼容
10ns的读取/写入周期时间（ 6.5ns访问时间）
固定的低第一个字的数据等待时间
5V输入容限
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据，但保留可编程设置
重传操作固定，较低的第一个字数据
等待时间
空，满和半满标志信号FIFO状态
可编程几乎空和几乎全部的标志，每个标志
可默认两个预选偏移1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志）或第一
字告吹时间（使用
OR
和
IR
标志）
输出使能卖出期权数据输出为高阻抗状态
在深度和宽度易于扩展
独立的读写时钟（允许读取和写入
同时进行）
可在64引脚薄型四方扁平封装（ TQFP ）和64
引脚超薄薄型四方扁平封装（ STQFP ）
高性能的亚微米CMOS技术
工业级温度范围（ ？ 40 ° C至+ 85°C ），可
°
°
描述：
该IDT72V261LA / 72V271LA是功能上兼容版本
在IDT72261 / 72271设计流掉一个3.3V电源的功率非常低
消费。该IDT72V261LA / 72V271LA格外深，高
速度，CMOS先入先出（ FIFO）存储器与主频读和
功能框图
文
D
0
-D
8
WCLK
LD SEN
输入寄存器
偏移寄存器
FF / IR
PAF
EF /或
PAE
HF
FWFT / SI
写控制
逻辑
RAM阵列
16,384 x 9
32,768 x 9
旗
逻辑
写指针
读指针
读
控制
逻辑
输出寄存器
太太
PRS
RT
RESET
逻辑
RCLK
任
OE
Q
0
-Q
8
4673 DRW 01
IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的SuperSync是集成设备技术公司的商标。
商用和工业温度范围
1
2002年为Integrated Device Technology ， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2002年4月
DSC-4673/2
IDT72V261LA/72V271LA
3.3伏的CMOS SuperSync FIFO 16,384 ×9和32,768 ×9
商业和工业
温度范围
描述（续）
写控制。这些FIFO提供了众多的改进，比以前的
SuperSync的FIFO ，其中包括以下内容：
的一个时钟输入的频率相对于所述的限制
其他已被删除。频率选择引脚（ FS ）已
被去除，因此它不再需要选择其中两个时钟的
输入RCLK或WCLK ，是在更高的频率下运行。
通过重传操作所需的周期是固定的，现在短。
第一个字数据潜伏期，从时间的第一个字是写
一个空的FIFO它可以读取的时间，现在是固定的，短的。
（与延迟的可变时钟周期计数延迟相关联
以前SuperSync设备发现阶段已被淘汰的
这SuperSync的家庭。 ）
SuperSync的FIFO特别适合于网络，视频，电信
通信，数据通信，以及需要的其他应用程序
缓存大量的数据。
输入端口是通过一个写时钟（ WCLK ）输入和一个写控制
使能（ WEN）的输入。数据被写入FIFO上的每个上升沿
当WCLK
文
为有效。输出端口通过一个读控制
时钟（ RCLK ）输入和读使能（ REN）的输入。数据从读
FIFO的RCLK时的每个上升沿
任
为有效。一个输出
启用（ OE ）输入为输出三态控制。
两个RCLK的频率和WCLK信号可以从异
0 fmax的完全独立。上有没有限制
的一个时钟输入频率相对于其它。
销刀豆网络gurations
LD
FWFT / SI
GND
FF / IR
PAF
HF
WCLK
PRS
EF /或
RCLK
任
RT
OE
太太
V
CC
PAE
销1
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
文
SEN
DC
(1)
V
CC
V
CC
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
D8
D7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
V
CC
DNC
(3)
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
Q8
Q7
Q6
GND
GND
Q0
Q1
GND
Q2
D5
D4
D3
D2
D1
D0
TQFP （ PN64-1 ，订货代码： PF ）
STQFP （ PP64-1 ，订货代码： TF ）
顶视图
注意事项：
1， DC =不在乎。必须连接到GND或V
CC
，不能悬空。
2.该引脚既可以连接到地或悬空。
3. DNC =不连接。
2
Q3
V
CC
Q4
Q5
D6
4673 DRW 02
IDT72V261LA/72V271LA
3.3伏的CMOS SuperSync FIFO 16,384 ×9和32,768 ×9
商业和工业
温度范围
描述（续）
有操作这些设备的两种可能的定时方式：
IDT标准模式，第一个字告吹（ FWFT ）模式。
In
IDT标准模式，
写入到一个空的FIFO中的第一个字也不会
出现在数据输出线，除非一个具体的读操作是
进行。读操作，其中包括激活的
任
和
使一个上升RCLK边缘，将这个词从内部存储器转移
数据输出线。
In
FWFT模式，
写入到一个空的FIFO的第一个字被计时
直接将RCLK信号3转换后的数据输出线。一
任
没有被断言为访问的第一个字。不过，
写入FIFO以后做的话就需要低
任
为
访问。在FWFT / SI输入的过程中主复位状态决定
在使用定时模式。
对于需要更多的数据存储容量比一个单一的应用程序
FIFO可提供的FWFT计时模式允许深度扩张
链中串联的FIFO （即，一个FIFO的数据输出端被连接
到下一个相应的数据输入）。无需外部逻辑重新
quired 。
这些FIFO有五个标志引脚，
EF /或
（空标志或输出就绪） ，
FF / IR
（满标志或输入就绪） ，
HF
（半满标志）
PAE
（可编程
几乎空标志）和
PAF
（可编程几乎满标志） 。该
EF
和
FF
功能是在IDT标准模式中选择。该
IR
和
OR
功能在FWFT模式选择。
HF ， PAE
和
PAF
总是
可以使用，不论定时模式。
PAE
和
PAF
可以独立地进行编程，在任何点切换
在存储器中。 （见表1和表2 ），可编程偏移确定
标志切换阈值，并且可以通过两种方法来加载：并行或
串口。还提供了两个默认偏移设置，从而使
PAE
可以
设置为127或1023的位置从空边界和开关
PAF
阈值可以被设置在从完整边界127或1023的位置。
这些选择都是用的
LD
在主复位引脚。
对于串口编程，
SEN
再加上
LD
上的每个上升沿
WCLK ，用于通过串行输入（SI ）来加载偏移寄存器。为
并行编程，
文
再加上
LD
在WCLK的每个上升沿，
用于通过Dn得加载偏移寄存器。
任
再加上
LD
每个
RCLK的上升沿可以用于读取的偏移量在从尺寸Qn平行
不管串行或并行偏移装载是否已经被选择。
在主复位（ MRS）发生以下事件：读取和
写指针被设置为FIFO的第一个位置。在FWFT销
选择IDT标准模式或FWFT模式。该
LD
引脚选择其中一个
127部分标志的默认设置与并行编程或部分标志
1023默认设置串行编程。这些标志被更新
根据所选择的定时模式，默认偏移。
该部分复位（ PRS ）还设置了读写指针到第
所述存储器的位置。然而，定时模式，部分标志编程
明的方法和默认的或现有的程序之前设置的偏移
部分复位保持不变。该标志根据更新后
定时模式和有效偏移。
PRS
为在复位装置有用
中间操作中，重编程的部分标记时将是不希望的。
该重传功能允许将数据从FIFO重新读取更
不止一次。一个低的
RT
上升RCLK边缘时输入启动
由读指针设置到的所述第一位置重传操作
存储器阵列。
如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片
会自动关机。一旦在断电状态下，待机
电源电流消耗最小化。通过启动爱科特任何操作（
立即vating控制输入）将停止设备的电源
关闭状态。
该IDT72V261LA / 72V271LA使用的是编造IDT的高速
亚微米CMOS技术。
部分复位（ PRS ）
写时钟（ WCLK ）
写使能（ WEN ）
LOAD （ LD ）
DATA IN （D
0
- D
n
)
串行ENABLE （ SEN ）
第一个字告吹/串行输入
（ FWFT / SI ）
满标志/ INPUT READY （ FF / IR ）
可编程几乎全（ PAF ）
MASTER RESET （ MRS）
读时钟（ RCLK ）
读使能（ REN）
输出使能（ OE ）
DATA OUT （Q
0
- Q
n
)
IDT
72V261LA
72V271LA
转发（ RT ）
空标志/ OUTPUT READY （ EF / OR）
可编程几乎空（ PAE ）
半满标志（ HF ）
4673 DRW 03
单16,384 ×9和32,768 ×9同步FIFO的图1.框图
3
IDT72V261LA/72V271LA
3.3伏的CMOS SuperSync FIFO 16,384 ×9和32,768 ×9
商业和工业
温度范围
引脚说明
符号
D
0
–D
8
太太
名字
数据输入
主复位
I / O
I
I
描述
数据输入为9位的总线。
太太
初始化读写指针为零，并设置输出寄存器为全零。
在主复位时，FIFO被配置为FWFT或IDT标准模式，一
两个可编程标志的默认设置，并偏移设置串行或并行编程。
PRS
初始化读写指针为零，并设置输出寄存器为全零。
在部分复位，现有的模式（ IDT或FWFT ） ，程序设计方法（串行或并行） ，
和可编程标志设置都保留。
RT
置在RCLK的上升沿将初始化读指针到零，则设置
EF
标志
LOW （或在FWFT模式高）暂时并不会干扰写指针，编程
法，现有的时序模式或可编程标志的设置。
RT
是有用的，以从所述第一重新读取数据
FIFO的物理位置。
在主复位，将选择第一个字告吹或IDT标准模式。主复位后，
此引脚用作串行输入负载偏移寄存器
当启用
文，
WCLK的上升沿将数据写入到FIFO中，并偏移到
对于并行编程的可编程的寄存器，以及通过使能时
SEN ，
的上升沿
WCLK写入数据的一个比特到可编程寄存器，用于串行编程。
文
使WCLK用于写入数据到FIFO存储器和偏移量寄存器。
当启用
任，
RCLK的上升沿从FIFO存储器和偏移读取数据
来自可编程寄存器。
任
使RCLK为从FIFO存储器中读出的数据和偏移量寄存器。
OE
控制Q的输出阻抗
n.
SEN
使可编程标志偏移串行加载。
在主复位，
LD
选择两个部分标志默认偏移量（ 127或1023 ） ，并确定1
标志偏移编程方法，串行或并行。主复位后，该引脚允许写
和读出从偏置寄存器。
该引脚必须连接到无论是V
CC
或GND ，必须复位后不切换。
在IDT标准模式中，
FF
功能被选择。
FF
指示是否在FIFO
内存已满。在FWFT模式中，
IR
功能被选择。
IR
指示是否存在
是可用空间用于写入到FIFO存储器中。
在IDT标准模式中，
EF
功能被选择。
EF
指示是否在FIFO
内存是空的。在FWFT模式，则
OR
功能被选择。
OR
指示是否
有可在输出有效数据。
PAF
变低，如果在FIFO存储器的字的数量大于总字容量
FIFO中减去全部偏移值m ，该值存储在全偏移寄存器。有两种
对于M可能默认值： 127或1023 。
PAE
变低，如果字在FIFO存储器中的数小于偏移n，这个被存储
在空偏移寄存器。有n个两个可能的默认值： 127或1023 。其他值
对于n可以被编程到器件中。
HF
表示FIFO存储器是否为多于或少于半满。
用于9总线数据输出
+3.3伏电源引脚。
接地引脚。
PRS
部分复位
I
RT
重发
I
FWFT / SI
WCLK
第一个字秋季
通过/串行输入
写时钟
I
I
文
RCLK
任
OE
SEN
LD
写使能
读时钟
读使能
OUTPUT ENABLE
串行启用
负载
I
I
I
I
I
I
DC
FF / IR
不关心
全旗/
输入就绪
空旗/
输出就绪
可编程
几乎满标志
可编程
几乎空标志
半满标志
数据输出
动力
地
I
O
EF /或
O
PAF
O
PAE
O
HF
Q
0
–Q
8
V
CC
GND
O
O
4
IDT72V261LA/72V271LA
3.3伏的CMOS SuperSync FIFO 16,384 ×9和32,768 ×9
商业和工业
温度范围
绝对最大额定值
符号
V
TERM
T
英镑
I
OUT
等级
端电压
相对于GND
存储
温度
直流输出电流
广告
-0.5 + 5
-55到+125
-50到+50
单位
V
°C
mA
建议的直流工作
条件
符号
V
CC
GND
V
IH
V
IL
(1)
T
A
T
A
参数
电源电压（ Com'l / Ind'l ）
电源电压（ Com'l / Ind'l ）
输入高电压（ Com'l / Ind'l ）
输入低电压（ Com'l / Ind'l ）
工作温度
广告
工作温度
产业
分钟。
3.0
0
2.0
0
0
典型值。
3.3
0
马克斯。
3.6
0
5.0
0.8
70
85
单位
V
V
V
V
°C
°C
注意：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
注意：
1. 1.5V下冲被允许为10ns的每秒一次循环。
DC电气特性
（商业： V
CC
= 3.3V ± 03.V ， TA = 0 ° C至+ 70°C ;工业： V
CC
= 3.3V ± 03.V ， TA = -40 ° C至+ 85°C ）
IDT72V261LA
IDT72V271LA
商业&工业
(1)
t
CLK
= 10 ，15，20纳秒
符号
I
LI
(2)
I
LO
(3)
V
OH
V
OL
I
CC1
(4,5,6)
I
CC2
(4,7)
输入漏电流
输出漏电流
输出逻辑“1”的电压，I
OH
= -2毫安
输出逻辑“ 0 ”电压，I
OL
= 8毫安
有源电源电流
待机电流
参数
分钟。
–1
–10
2.4
—
—
—
马克斯。
1
10
—
0.4
55
20
单位
A
A
V
V
mA
mA
注意事项：
1.工业温度范围的产品为15ns速度等级可作为标准设备。所有其他速度等级可通过特殊订单。
2.测量0.4
≤
V
IN
≤
V
CC
.
3.
OE
≥
V
IH
, 0.4
≤
V
OUT
≤
V
CC
.
4.测试与输出禁用（我
OUT
= 0).
5. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。
6.典型I
CC1
= 10 + 0.95*f
S
+ 0.02*C
L
*f
S
（单位为mA）与V
CC
= 3.3V ，T
A
= 25 ° C，F
S
= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平） ，数据在f开关
S
/2,
C
L
=容性负载（单位为pF ） 。
7，所有输入= V
CC
- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
(2)
C
OUT
(1,2)
参数
(1)
输入
电容
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
10
单位
pF
pF
注意事项：
1.取消输出（ OE
≥
V
IH
).
2.特征值，而不是目前的测试。
5
QQ：2880707522 复制
