3.3伏高密度CMOS
SUPERSYNC FIFO
262,144 x 9
524,288 x 9
.EATURES ：
IDT72V2101
IDT72V2111
请选择以下内存组织之间：
IDT72V2101
262,144 x 9
IDT72V2111
524,288 x 9
引脚兼容的IDT72V261 / 72V271和IDT72V281 /
72V291 SuperSync的FIFO
10ns的读取/写入周期时间（ 6.5ns访问时间）
固定的低第一个字的数据等待时间
5V输入容限
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据，但保留可编程设置
重传操作固定，较低的第一个字的数据等待时间
空，满和半满标志信号FIFO状态
可编程几乎空和几乎全部的标志，每个标志可
默认的两个预选的偏移量1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志） ，或第一个字秋季
通过定时（使用
OR
和
IR
标志）
输出使能卖出期权数据输出为高阻抗状态
在深度和宽度易于扩展
独立的读写时钟（允许读取和写入
同时进行）
可在64引脚薄型四方扁平封装（ TQFP ）
高性能的亚微米CMOS技术
描述：
该IDT72V2101 / 72V2111是非常深的，高速， CMOS
先入先出（ FIFO ）存储器与时钟频率的读写控制。这些
FIFO中提供了大量的改进，比以前的SuperSync的FIFO ，
包括以下内容：
的一个时钟输入的频率的相对于其他的限制有
被删除。该频率选择引脚（ FS）已被去除，从而
它不再需要来选择其中的两个时钟输入， RCLK或
WCLK ，是在更高的频率下运行。
通过重传操作所需的周期是固定的，现在短。
第一个字数据潜伏期，从时间的第一个字被写入到
空FIFO它可以读取的时间，现在是固定的，短的。 （变量
与潜伏期相关的时钟周期的延迟计算发现
以前SuperSync设备已经在这个SuperSync家庭淘汰。 ）
SuperSync的FIFO特别适合于网络，视频， telecommu-
通信业，数据通信，并且需要缓冲大量其它应用
量的数据。
.UNCTIONAL框图
文
WCLK
D
0
-D
8
LD SEN
输入寄存器
偏移寄存器
FF / IR
PAF
EF /或
PAE
HF
FWFT / SI
写控制
逻辑
RAM阵列
262,144 x 9
524,288 x 9
旗
逻辑
写指针
读指针
输出寄存器
太太
PRS
读
控制
逻辑
RT
RESET
逻辑
RCLK
任
OE
Q
0
-Q
8
4669 DRW 01
该SuperSync FIFO是商标和IDT标志是集成设备技术，Inc.的注册商标。
商用和工业温度范围
2001年集成设备技术有限公司
2001年3月
DSC-4669/2
IDT72V2101 / 72V2111 3.3V高密度CMOS
SUPERSYNC FIFO
TM
262,144 x 9, 524,288 x 9
商业和工业
温度范围
描述（续）
输入端口是由写时钟（ WCLK ）输入控制和写使能
（ WEN）的输入。数据被写入到FIFO的WCLK时的每个上升沿
文
为有效。输出端口通过一个读时钟（ RCLK ）输入的控制
和读使能（ REN）的输入。数据从FIFO中读出的每个上升沿
RCLK时
任
为有效。输出使能（ OE ）输入为
输出三态控制。
两个RCLK的频率和WCLK信号可以从异
0到F
最大
完全独立。上有没有限制
频率的一个时钟输入相对于所述其他的。
有操作这些设备的两种可能的定时方式：
IDT标准模式，第一个字告吹（ FWFT ）模式。
In
IDT标准模式，
写入到一个空的FIFO中的第一个字也不会
出现在数据输出线，除非一个具体的读操作是
进行。读操作，其中包括激活的
任
并使得
RCLK的上升沿，从内部存储器中的字将转移到数据输出线。
In
FWFT模式，
写入到一个空的FIFO中的第一个字是直接主频
到RCLK信号的3转换后的数据输出线。一
任
没有被断言为访问的第一个字。不过，
写入FIFO以后做的话就需要低
任
进行访问。
在FWFT / SI输入的过程中主复位状态决定的时机
模式中使用。
对于需要更多的数据存储容量比单个FIFO中的应用
可提供的FWFT定时模式允许深度扩张链接
串联的FIFO （先进先出1的即数据输出端连接到所述
的下一个相应的数据输入）。无需外部逻辑是必要的。
这些FIFO有五个标志引脚，
EF /或
（空标志或输出就绪） ，
FF / IR
（满标志或输入就绪） ，
HF
（半满标志）
PAE
（可编程
几乎空标志）和
PAF
（可编程几乎满标志） 。该
EF
和
FF
功能是在IDT标准模式中选择。该
IR
和
OR
功能
在FWFT模式中选择。
HF ， PAE
和
PAF
随时可以使用，
不论定时模式。
PIN CON.IGURATIONS
PRS
太太
LD
FWFT / SI
GND
EF /或
RCLK
任
RT
WCLK
FF / IR
PAF
HF
V
CC
PAE
OE
销1
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
文
SEN
DC
(1)
V
CC
V
CC
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
D8
D7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
V
CC
DNC
(3)
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
Q8
Q7
Q6
GND
GND
Q0
Q1
GND
Q2
D5
D4
D3
D2
D1
D0
Q3
V
CC
Q4
Q5
D6
4669 DRW 02
TQFP （ PN64-1 ，订货代码： PF ）
顶视图
注意事项：
1， DC =不在乎。必须连接到GND或V
CC
，不能悬空。
2.该引脚既可以连接到地或悬空。
3. DNC =不连接。
2
IDT72V2101 / 72V2111 3.3V高密度CMOS
SUPERSYNC FIFO
TM
262,144 x 9, 524,288 x 9
商业和工业
温度范围
PAE
和
PAF
可以独立地进行编程，以在任何点切换
内存。 （见表一和表二）。可编程偏移确定标志
切换阈值，并且可以通过两种方法来加载：并行或串行。两
还提供了默认偏移设置，从而使
PAE
可设定在127转
或从空边界和1023的位置
PAF
阈值可以被设置
在从全边界127或1023的位置。这些选择都是用
该
LD
在主复位引脚。
对于串口编程，
SEN
再加上
LD
上的每个上升沿
WCLK ，用于通过串行输入（SI ）来加载偏移寄存器。为
并行编程，
文
再加上
LD
在WCLK的每个上升沿，
用于加载通过D中的偏移量寄存器
n
.
任
再加上
LD
每个
RCLK的上升沿可以用于读取的偏移量在从Q平行
n
不管串行或并行偏移装载是否已经被选择。
在主复位（ MRS）发生以下事件：读取和写入
指针设置为FIFO的第一个位置。在FWFT引脚选择IDT
标准模式或FWFT模式。该
LD
引脚选择其中的部分标志默认
127并行编程或1023的部分标志默认设置设置
串行编程。该标志根据所述定时模式更新
并选择默认的偏移量。
该部分复位（ PRS ）还设置了读写指针到第
所述存储器的位置。然而，定时模式，部分标志编程
明的方法和默认的或现有的程序之前设置的偏移
部分复位保持不变。该标志根据更新后
定时模式和有效偏移。
PRS
是在中期重置设备有用
操作中，重编程的部分的标志时，将是不希望的。
该重传功能允许将数据从FIFO中读取信息。一个低电平
对
RT
上升RCLK边缘时输入启动重传操作
由读指针设置到所述存储器阵列的第一位置。
如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片将
自动关机。一旦在断电状态下，待机电源
电流消耗最小化。启动任何操作（通过激活控制
输入）将立即停止设备的的掉电状态。
该IDT72V2101 / 72V2111使用IDT的高速submi-制造
cron的CMOS技术。
部分复位（ PRS ）
写时钟（ WCLK ）
写使能（ WEN ）
LOAD （ LD ）
DATA IN （D
0
- D
n
)
串行ENABLE （ SEN ）
第一个字告吹/串行输入
（ FWFT / SI ）
满标志/ INPUT READY （ FF / IR ）
可编程几乎全（ PAF ）
MASTER RESET （ MRS）
读时钟（ RCLK ）
读使能（ REN）
输出使能（ OE ）
DATA OUT （Q
0
- Q
n
)
IDT
72V2101
72V2111
转发（ RT ）
空标志/ OUTPUT READY （ EF / OR）
可编程几乎空（ PAE ）
半满标志（ HF ）
4669 DRW 03
单262,144 ×9和524288 ×9同步FIFO的图1.框图
3
IDT72V2101 / 72V2111 3.3V高密度CMOS
SUPERSYNC FIFO
TM
262,144 x 9, 524,288 x 9
商业和工业
温度范围
引脚说明
符号
D
0
–D
8
太太
名字
数据输入
主复位
I / O
I
I
描述
数据输入为9位的总线。
太太
初始化读写指针到零，并设置输出寄存器
全零。在主复位时，FIFO被配置为FWFT或IDT
标准模式下，两个可编程标志的默认设置中的一种，和串行或
的偏移设置的并行编程。
PRS
初始化读写指针到零，并设置输出寄存器
全零。在部分复位，现有的模式（ IDT或FWFT ） ，编程
方法（串行或并行） ，以及可编程标志设置都保留。
RT
置在RCLK的上升沿将初始化读指针到零，套
该
EF
标志为低（或高至在FWFT模式）暂时和不干扰
写指针，程序设计方法，现有的计时模式或可编程标志
设置。
RT
是有用的，以从FIFO中的第一物理位置重新读取数据。
在主复位，将选择第一个字告吹或IDT标准模式。
主复位后，该引脚用作串行输入负载偏移寄存器
当启用
文，
WCLK的上升沿将数据写入到FIFO和
偏移到并行编程，并且当所述可编程的寄存器
通过启用
SEN ，
WCLK的上升沿写入数据的一个比特进
可编程寄存器的串行编程。
文
使WCLK用于写入数据到FIFO存储器和偏移量寄存器。
当启用
任，
RCLK的上升沿从FIFO读出的数据
存储器和从所述可编程寄存器的偏移量。
任
使RCLK为从FIFO存储器中读出的数据和偏移量寄存器。
OE
控制Q的输出阻抗
n.
SEN
使可编程标志偏移串行加载。
在主复位，
LD
选择或两部分标志默认偏移1 （ 127
1023 ），并判定标志偏移编程方法，串行或并行的。后
主复位时，该引脚允许写，并从偏移寄存器读取。
该引脚必须连接到无论是V
CC
或GND ，必须经过师傅不切换
复位。
在IDT标准模式中，
FF
功能被选择。
FF
指示是否
没有FIFO存储器已满。在FWFT模式中，
IR
功能被选择。
IR
指示是否有可用空间用于写入到FIFO存储器中。
在IDT标准模式中，
EF
功能被选择。
EF
指示是否
不FIFO存储器是空的。在FWFT模式，则
OR
功能被选择。
OR
表示是否存在可用的输出有效数据。
PAF
变低，如果字在FIFO存储器中的数大于
FIFO中减去全部偏移值m ，该值存储在所述的总字容量
全偏移寄存器。有对米两种可能的默认值： 127或1023 。
PAE
变低，如果字在FIFO存储器中的数小于偏移N，
这被存储在空偏移寄存器。有两种可能的默认值
对于n ： 127或1023 。对于n的其它值可被编程到器件中。
HF
表示FIFO存储器是否为多于或少于半满。
用于9总线数据输出
+3.3伏电源引脚。
接地引脚。
PRS
部分复位
I
RT
重发
I
FWFT / SI
WCLK
第一个字秋季
通过/串行输入
写时钟
I
I
文
RCLK
任
OE
SEN
LD
写使能
读时钟
读使能
OUTPUT ENABLE
串行启用
负载
I
I
I
I
I
I
DC
FF / IR
不关心
全旗/
输入就绪
空旗/
输出就绪
可编程
几乎满标志
可编程
几乎空标志
半满标志
数据输出
动力
地
I
O
EF /或
O
PAF
O
PAE
O
HF
Q
0
–Q
8
V
CC
GND
O
O
4
IDT72V2101 / 72V2111 3.3V高密度CMOS
SUPERSYNC FIFO
TM
262,144 x 9, 524,288 x 9
商业和工业
温度范围
绝对最大额定值
符号
V
TERM
(2)
T
英镑
I
OUT
等级
端电压
相对于GND
存储
温度
直流输出电流
Com'l & Ind'l
-0.5到+4.5
-55到+125
-50到+50
单位
V
°C
mA
建议的直流工作
条件
符号
V
CC
(1)
GND
V
IH
V
IL
(2)
T
A
T
A
参数
电源电压（ Com'l & Ind'l ）
电源电压（ Com'l & Ind'l ）
输入高电压（ Com'l & Ind'l ）
输入低电压（ Com'l & Ind'l ）
工作温度商用
工作温度工业
分钟。
3.15
0
2.0
—
0
-40
典型值。
3.3
0
—
—
—
—
马克斯。
3.45
0
5.5
0.8
+70
+85
单位
V
V
V
V
°C
°C
注意事项：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2. V
CC
终端而已。
注意事项：
1. V
CC
= 3.3V ± 0.15V ， JEDEC JESD8 -A标准。
2. 1.5V下冲被允许为10ns的每秒一次循环。
DC电气特性
（商业： V
CC
= 3.3V ± 0.15V ，T
A
= 0 ° C至+ 70°C ;工业： V
CC
= 3.3V ± 0.15V ，T
A
= -40 ° C至+ 85°C ; JEDEC JESD8 -A标准）
IDT72V2101L
IDT72V2111L
商业和工业
(1)
t
CLK
= 10 ，15，20纳秒
符号
I
LI
(2)
I
LO
(3)
V
OH
V
OL
I
CC1
(4,5,6)
I
CC2
(4,7)
笔记
:
1.
2.
3.
4.
5.
6.
参数
输入漏电流
输出漏电流
输出逻辑“1”的电压，I
OH
= -2毫安
输出逻辑“ 0 ”电压，I
OL
= 8毫安
有源电源电流
待机电流
分钟。
–1
–10
2.4
—
—
—
马克斯。
1
10
—
0.4
55
20
单位
A
A
V
V
mA
mA
工业级温度范围的产品为15ns的速度等级可作为标准设备。
测量0.4
≤
V
IN
≤
V
CC
.
OE
≥
V
IH ，
0.4
≤
V
OUT
≤
V
CC.
测试了输出打开（我
OUT
= 0).
RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。
典型的我
CC1
= XX + XX * F
S
+ 0.02*C
L
*f
S
（单位为mA）与V
CC
= 3.3V ，T
A
= 25 ° C，F
S
= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平） ，数据在f开关
S
/2,
C
L
=容性负载（单位为pF ） 。
7，所有输入= V
CC
- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
(2)
C
OUT
(1,2)
参数
(1)
输入
电容
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
10
单位
pF
pF
注意事项：
1.取消输出（ OE
≥
V
IH
).
2.特征值，而不是目前的测试。
5
QQ：2881677436 复制
