3.3V多媒体FIFO
16位V- III ， 32位VX- III系列
高达1 Mb密度
IDT72V15160
IDT72V16160
IDT72V17160
IDT72V18160
IDT72V19160
IDT72V14320
IDT72V15320
IDT72V16320
IDT72V17320
IDT72V18320
IDT72V19320
产品特点：
请选择以下内存组织之间：商业
V- III
VX- III
IDT72V15160 - 4096 ×16
IDT72V16160 - 8,192 ×16
IDT72V17160 - 16,384 ×16
IDT72V18160 - 32,768 ×16
IDT72V19160 - 65,536 ×16
IDT72V14320 - 1024× 32
IDT72V15320 - 2048 ×32
IDT72V16320 - 4096 ×32
IDT72V17320 - 8,192 ×32
IDT72V18320 - 16,384 ×32
IDT72V19320 - 32,768 ×32
截至时钟为100 MHz工作
5V输入容限
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据，但保留可编程设置
空，满和半满标志信号FIFO状态
可编程几乎空和几乎全部的标志，每个标志可
默认为8个预选偏移1
通过串行输入程序的可编程标志
输出使能卖出期权数据输出为高阻抗状态
JTAG端口，提供边界扫描功能（仅PBGA ）
可在一个80引脚（ V- III ）薄型四方扁平封装， 128针（ VX- III ）
薄型四方扁平封装（ TQFP ）或144引脚（ VX- III ）塑料球栅
阵列（ PBGA ） （附加功能）
工业级温度范围（-40 ° C至+ 85°C ）
°
°
高性能的亚微米CMOS技术
功能框图
*
可只有VX- III PBGA封装。
太太
WCLK
文
PRS
RCLK
任
OE
D0 - DN
DATA IN
x16, x32
FIFO阵列
Q0 - 尺寸Qn
数据输出
x16, x32
写
控制
复位逻辑
读
控制
*
*
**
*
TCK
TRST
TMS
TDI
TDO
JTAG控制
（边界
扫描）
*
LD
SEN
SI
PFM
国旗逻辑
FSEL1
EF
FSEL0
HF
PAE
FF
PAF
6163 drw01
IDT和IDT标识是注册为Integrated Device Technology ， Inc.的商标。
工业温度范围
1
2003集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2003年11月
DSC-6163/2
IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
描述：
IDT的V- III和VX -III多媒体的FIFO是非常深刻的，高
速度， CMOS先入先出（ FIFO ）存储器具有独立的时钟
读写控制和高密度产品高达1兆比特。
每个FIFO具有一个数据输入端口（D
n
）和一个数据输出端口（Q
n
） 。该
无论是RCLK （读端口时钟）和WCLK的频率（写端口
时钟）信号可以从0变到f
S
(
MAX ）
完全独立。
上有一个时钟输入的相对于频率没有限制
到另一个。
这些FIFO有五个标志引脚，
EF
（空标志） ，
FF
（满标志）
HF
（半双工
全旗） ，
PAE
（可编程几乎空标志）和
PAF
（可编程
几乎满标志） 。
PAE
和
PAF
可以独立地进行编程，以在任何点切换
内存。可编程偏移确定标志开关阈值和能
加载带串行接口的任何用户期望的值或缺省值。
八默认偏移设置的设置，使
PAE
可以设定在一个切换
从空边界和预定数量的位置
PAF
门槛
也可以从完整的边界设定在类似的预定义值。默认
偏移值主的FSEL0 ， FSEL1的状态复位过程中设置，并
LD
销。
对于串口编程，
SEN
再加上
LD
上的每个上升沿
WCLK ，用于通过串行输入（SI ）来加载偏移寄存器。
在主复位（MRS）的读出和写入指针被设定为第一
FIFO的位置。
引脚配置（ 16 - BIT V- III系列）
WCLK
PRS
太太
LD
SI
FF
PAF
GND
FSEL0
HF
FSEL1
GND
GND
V
CC
PAE
PFM
EF
GND
RCLK
任
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
文
SEN
DNC
(1)
V
CC
DNC
(1)
GND
GND
D0
V
CC
D1
GND
D2
D3
GND
D4
D5
D6
D7
D8
V
CC
指数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
V
CC
OE
V
CC
Q0
Q1
GND
GND
DNC
(1)
Q2
V
CC
Q3
Q4
GND
Q5
GND
Q6
V
CC
Q7
Q8
Q9
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
6163 drw02
注意：
1. DNC =请勿连接。
D9
GND
GND
D10
D11
D12
D13
D14
D15
GND
Q15
Q14
GND
Q13
Q12
V
CC
Q11
Q10
GND
DNC
(1)
TQFP （ PN80-1 ，订货代码： PF ）
顶视图
2
IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
该部分复位（ PRS ）还设置了读写指针到第
所述存储器的位置。然而，可编程标志设置之前已有的
部分复位保持不变。
PRS
是在中期重置设备有用
操作，重新编程的可编程标志时，将是不可取的。
另外，也可以以选择的定时模式
PAE
（可编程Almost-
空标志）和
PAF
（可编程几乎满标志）输出。时机
模式可以被设置为异步或同步的
PAE
和
PAF
FL AGS 。
如果异步
PAE / PAF
被选择的配置，所述
PAE
断言
LOW RCLK的低到高的跳变。
PAE
被重置为高，对LOW-
到高WCLK的过渡。类似地，
PAF
被置为低电平的LOW-
到高WCLK的过渡，
PAF
被重置为高，对低到高
RCLK过渡。
如果同步
PAE / PAF
被选择的配置，所述
PAE
断言和
更新的RCLK ，而不是只WCLK的上升沿。同样，
PAF
is
断言和更新的WCLK ，而不是只RCLK的上升沿。模式
期望的是在主复位通过可编程标志的配置状态
模式（ PFM ）引脚。
如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片将
自动关机。一旦在断电状态下，待机电源
电流消耗最小化。启动任何操作（通过激活控制
输入）将立即停止设备的的掉电状态。
IDT的V- III和VX - III系列的FIFO的使用IDT的高捏造
速亚微米CMOS技术。
引脚配置（ 32 - BIT VX- III系列）
WCLK
PRS
太太
LD
SI
FF
V
CC
PAF
GND
GND
FS0
HF
GND
FS1
GND
GND
GND
V
CC
PAE
PFM
EF
GND
GND
RCLK
任
V
CC
指数
文
SEN
DNC
(1)
V
CC
DNC
(1)
GND
D0
D1
D2
D3
V
CC
D4
D5
GND
D6
D7
D8
GND
D9
D10
GND
GND
D11
V
CC
D12
D13
D14
D15
GND
D16
D17
GND
D18
D19
V
CC
D20
GND
D21
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
D22
D23
D24
D25
GND
GND
D26
D27
D28
V
CC
D29
D30
D31
GND
Q31
Q30
Q29
Q28
Q27
Q26
GND
DNC
(1)
V
CC
Q25
Q24
Q23
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
OE
V
CC
V
CC
Q0
Q1
Q2
Q3
GND
GND
Q4
Q5
Q6
Q7
Q8
DNC
(1)
V
CC
Q9
Q10
GND
GND
DNC
(1)
Q11
Q12
Q13
Q14
Q15
GND
Q16
Q17
V
CC
V
CC
DNC
(1)
Q18
Q19
Q20
GND
Q21
Q22
6163 drw03
注意：
1. DNC - 不连接。
TQFP （ PK128-1 ，订货代码： PF ）
顶视图
3
IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
引脚配置 - 续（ 32 - BIT VX- III系列）
A1球焊垫角
A
V
CC
文
WCLK
PRS
PAF
LD
FF
太太
HF
GND
EF
RCLK
GND
PAE
任
OE
Q0
Q1
B
SEN
GND
FS0
FS1
V
CC
PFM
V
CC
C
D0
D1
D2
SI
GND
V
CC
V
CC
GND
GND
Q3
Q2
D
D3
D4
D7
D5
D8
V
CC
V
CC
V
CC
GND
GND
GND
GND
GND
V
CC
GND
V
CC
V
CC
Q6
Q9
Q5
Q8
Q4
Q7
E
D6
F
D9
D10
D11
V
CC
V
CC
GND
GND
GND
GND
V
CC
V
CC
Q12
Q11
Q10
G
D14
D13
D12
GND
GND
GND
GND
Q13
Q14
Q15
H
D17
D16
D15
V
CC
GND
GND
GND
GND
V
CC
Q16
Q17
Q18
J
D20
D19
D18
V
CC
V
CC
GND
GND
V
CC
V
CC
Q19
Q22
Q20
Q23
Q21
K
D23
D22
D21
D28
D31
V
CC
V
CC
TDO
Q29
DNC
L
GND
GND
GND
D25
D24
D27
D26
D30
D29
TMS
TRST
TCK
TDI
Q31
Q30
Q28
Q27
Q26
Q25
DNC
Q24
DNC
DNC
M
GND
1
注意：
1. DNC - 不连接。
2
3
4
5
6
7
8
9
10
11
12
6163 drw03b
PBGA ： 1mm节距， 13毫米X 13毫米（ BB144-1 ，订货代码： BB ）
顶视图
4
IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
引脚说明
符号
D
0
\u003c DN
EF
FF
FSEL0
(1)
FSEL1
(1)
HF
LD
太太
OE
PAE
PAF
PFM
(1)
PRS
Q
0
-Qn
RCLK
任
SEN
SI
WCLK
文
V
CC
GND
名字
数据输入
空标志
满标志
标志选择位0
标志选择位1
半满标志
负载
I / O
I
O
O
I
I
O
I
描述
对于一个16位或32位总线上的数据输入
EF
表示FIFO存储器是空的。见表2 。
FF
表示FIFO存储器已满。见表2 。
在主复位，这个输入以及FSEL1和
LD
销，将选择的缺省值的偏移值
可编程标志
PAE
和
PAF 。
可有多达8种可能的设置。
在主复位，这个输入以及FSEL0和
LD
引脚选择默认的偏移值的
可编程标志
PAE
和
PAF 。
可有多达8种可能的设置。
HF
表示FIFO存储器是超过半满。
HF
被置位，当写入FIFO的单词数
达到N
÷
2 + 1，其中N是在FIFO的总深度。见表2 。
在主复位，的状态
LD
随着FSEL0和FSEL1 ，输入确定的8默认的偏移
该值
PAE
和
PAF
旗帜和串行编程模式。主复位后，
LD
必须是高和应
只有切换LOW一起
SEN
启动标志偏移的串行加载。
太太
初始化读写指针为零，并设置输出寄存器为全零。在主复位，
FIFO的配置为一八的可编程标志的默认设置中，偏移量设置串行编程和
同步和异步编程标志时序模式。
OE
控制输出线驱动器
.
PAE
变低，如果字在FIFO存储器中的数小于偏移n，这个被存储在空的偏移
注册。
PAE
变为高电平，如果字在FIFO存储器中的数是大于或等于偏移。
PAF
变高，如果在FIFO存储器的分类单元的数目大于偏移米，它被存储在
全偏移寄存器。
PAF
变低，如果在FIFO存储器的分类位置的数目小于或等于m 。
在主复位的低电平PFM将选择异步编程标志时序模式。在PFM一个HIGH
将选择同步可编程标志时序模式。
PRS
初始化读写指针为零，并设置输出寄存器为全零。在部分复位，
串行编程方式或可编程标志设置都保留。
数据输出为一个16位或32位总线。状态的输出不会承受5V的电压，无论
OE 。
当启用
任，
RCLK的上升沿从FIFO存储器中读取数据。
任
使RCLK为从FIFO存储器中读取数据。
SEN
使可编程标志偏移串行加载。
SEN
必须在主复位高，只宜
切换LOW一起
LD
启动标志偏移的串行加载。
在微波激射器复位该引脚为低电平。主复位后，该引脚用作装载串行输入偏移寄存器。
通过启用
文，
WCLK的上升沿将数据写入到FIFO。
文
使WCLK用于写入数据到FIFO存储器。
这些都是V
CC
电源输入，必须连接到3.3V电源轨。
接地引脚。
主复位
I
OUTPUT ENABLE
可编程
几乎空标志
可编程
几乎满标志
可编程
旗模式
部分复位
数据输出
读时钟
读使能
串行启用
在串行
写时钟
写使能
+ 3.3V电源
地
I
O
O
I
I
O
I
I
I
I
I
I
I
I
注意：
1.输入主复位后，不应改变状态。
**请
继续下一个页面的PBGA封装更多的引脚说明。
5
3.3V多媒体FIFO
16位V- III ， 32位VX- III系列
高达1 Mb密度
IDT72V15160
IDT72V16160
IDT72V17160
IDT72V18160
IDT72V19160
IDT72V14320
IDT72V15320
IDT72V16320
IDT72V17320
IDT72V18320
IDT72V19320
产品特点：
请选择以下内存组织之间：商业
V- III
VX- III
IDT72V15160 - 4096 ×16
IDT72V16160 - 8,192 ×16
IDT72V17160 - 16,384 ×16
IDT72V18160 - 32,768 ×16
IDT72V19160 - 65,536 ×16
IDT72V14320 - 1024× 32
IDT72V15320 - 2048 ×32
IDT72V16320 - 4096 ×32
IDT72V17320 - 8,192 ×32
IDT72V18320 - 16,384 ×32
IDT72V19320 - 32,768 ×32
截至时钟为100 MHz工作
5V输入容限
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据，但保留可编程设置
空，满和半满标志信号FIFO状态
可编程几乎空和几乎全部的标志，每个标志可
默认为8个预选偏移1
通过串行输入程序的可编程标志
输出使能卖出期权数据输出为高阻抗状态
JTAG端口，提供边界扫描功能（仅PBGA ）
可在一个80引脚（ V- III ）薄型四方扁平封装， 128针（ VX- III ）
薄型四方扁平封装（ TQFP ）或144引脚（ VX- III ）塑料球栅
阵列（ PBGA ） （附加功能）
工业级温度范围（-40 ° C至+ 85°C ）
°
°
高性能的亚微米CMOS技术
功能框图
*
可只有VX- III PBGA封装。
太太
WCLK
文
PRS
RCLK
任
OE
D0 - DN
DATA IN
x16, x32
FIFO阵列
Q0 - 尺寸Qn
数据输出
x16, x32
写
控制
复位逻辑
读
控制
*
*
**
*
TCK
TRST
TMS
TDI
TDO
JTAG控制
（边界
扫描）
*
LD
SEN
SI
PFM
国旗逻辑
FSEL1
EF
FSEL0
HF
PAE
FF
PAF
6163 drw01
IDT和IDT标识是注册为Integrated Device Technology ， Inc.的商标。
工业温度范围
1
2003集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2003年11月
DSC-6163/2
IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
描述：
IDT的V- III和VX -III多媒体的FIFO是非常深刻的，高
速度， CMOS先入先出（ FIFO ）存储器具有独立的时钟
读写控制和高密度产品高达1兆比特。
每个FIFO具有一个数据输入端口（D
n
）和一个数据输出端口（Q
n
） 。该
无论是RCLK （读端口时钟）和WCLK的频率（写端口
时钟）信号可以从0变到f
S
(
MAX ）
完全独立。
上有一个时钟输入的相对于频率没有限制
到另一个。
这些FIFO有五个标志引脚，
EF
（空标志） ，
FF
（满标志）
HF
（半双工
全旗） ，
PAE
（可编程几乎空标志）和
PAF
（可编程
几乎满标志） 。
PAE
和
PAF
可以独立地进行编程，以在任何点切换
内存。可编程偏移确定标志开关阈值和能
加载带串行接口的任何用户期望的值或缺省值。
八默认偏移设置的设置，使
PAE
可以设定在一个切换
从空边界和预定数量的位置
PAF
门槛
也可以从完整的边界设定在类似的预定义值。默认
偏移值主的FSEL0 ， FSEL1的状态复位过程中设置，并
LD
销。
对于串口编程，
SEN
再加上
LD
上的每个上升沿
WCLK ，用于通过串行输入（SI ）来加载偏移寄存器。
在主复位（MRS）的读出和写入指针被设定为第一
FIFO的位置。
引脚配置（ 16 - BIT V- III系列）
WCLK
PRS
太太
LD
SI
FF
PAF
GND
FSEL0
HF
FSEL1
GND
GND
V
CC
PAE
PFM
EF
GND
RCLK
任
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
文
SEN
DNC
(1)
V
CC
DNC
(1)
GND
GND
D0
V
CC
D1
GND
D2
D3
GND
D4
D5
D6
D7
D8
V
CC
指数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
V
CC
OE
V
CC
Q0
Q1
GND
GND
DNC
(1)
Q2
V
CC
Q3
Q4
GND
Q5
GND
Q6
V
CC
Q7
Q8
Q9
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
6163 drw02
注意：
1. DNC =请勿连接。
D9
GND
GND
D10
D11
D12
D13
D14
D15
GND
Q15
Q14
GND
Q13
Q12
V
CC
Q11
Q10
GND
DNC
(1)
TQFP （ PN80-1 ，订货代码： PF ）
顶视图
2
IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
该部分复位（ PRS ）还设置了读写指针到第
所述存储器的位置。然而，可编程标志设置之前已有的
部分复位保持不变。
PRS
是在中期重置设备有用
操作，重新编程的可编程标志时，将是不可取的。
另外，也可以以选择的定时模式
PAE
（可编程Almost-
空标志）和
PAF
（可编程几乎满标志）输出。时机
模式可以被设置为异步或同步的
PAE
和
PAF
FL AGS 。
如果异步
PAE / PAF
被选择的配置，所述
PAE
断言
LOW RCLK的低到高的跳变。
PAE
被重置为高，对LOW-
到高WCLK的过渡。类似地，
PAF
被置为低电平的LOW-
到高WCLK的过渡，
PAF
被重置为高，对低到高
RCLK过渡。
如果同步
PAE / PAF
被选择的配置，所述
PAE
断言和
更新的RCLK ，而不是只WCLK的上升沿。同样，
PAF
is
断言和更新的WCLK ，而不是只RCLK的上升沿。模式
期望的是在主复位通过可编程标志的配置状态
模式（ PFM ）引脚。
如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片将
自动关机。一旦在断电状态下，待机电源
电流消耗最小化。启动任何操作（通过激活控制
输入）将立即停止设备的的掉电状态。
IDT的V- III和VX - III系列的FIFO的使用IDT的高捏造
速亚微米CMOS技术。
引脚配置（ 32 - BIT VX- III系列）
WCLK
PRS
太太
LD
SI
FF
V
CC
PAF
GND
GND
FS0
HF
GND
FS1
GND
GND
GND
V
CC
PAE
PFM
EF
GND
GND
RCLK
任
V
CC
指数
文
SEN
DNC
(1)
V
CC
DNC
(1)
GND
D0
D1
D2
D3
V
CC
D4
D5
GND
D6
D7
D8
GND
D9
D10
GND
GND
D11
V
CC
D12
D13
D14
D15
GND
D16
D17
GND
D18
D19
V
CC
D20
GND
D21
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
D22
D23
D24
D25
GND
GND
D26
D27
D28
V
CC
D29
D30
D31
GND
Q31
Q30
Q29
Q28
Q27
Q26
GND
DNC
(1)
V
CC
Q25
Q24
Q23
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
OE
V
CC
V
CC
Q0
Q1
Q2
Q3
GND
GND
Q4
Q5
Q6
Q7
Q8
DNC
(1)
V
CC
Q9
Q10
GND
GND
DNC
(1)
Q11
Q12
Q13
Q14
Q15
GND
Q16
Q17
V
CC
V
CC
DNC
(1)
Q18
Q19
Q20
GND
Q21
Q22
6163 drw03
注意：
1. DNC - 不连接。
TQFP （ PK128-1 ，订货代码： PF ）
顶视图
3
IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
引脚配置 - 续（ 32 - BIT VX- III系列）
A1球焊垫角
A
V
CC
文
WCLK
PRS
PAF
LD
FF
太太
HF
GND
EF
RCLK
GND
PAE
任
OE
Q0
Q1
B
SEN
GND
FS0
FS1
V
CC
PFM
V
CC
C
D0
D1
D2
SI
GND
V
CC
V
CC
GND
GND
Q3
Q2
D
D3
D4
D7
D5
D8
V
CC
V
CC
V
CC
GND
GND
GND
GND
GND
V
CC
GND
V
CC
V
CC
Q6
Q9
Q5
Q8
Q4
Q7
E
D6
F
D9
D10
D11
V
CC
V
CC
GND
GND
GND
GND
V
CC
V
CC
Q12
Q11
Q10
G
D14
D13
D12
GND
GND
GND
GND
Q13
Q14
Q15
H
D17
D16
D15
V
CC
GND
GND
GND
GND
V
CC
Q16
Q17
Q18
J
D20
D19
D18
V
CC
V
CC
GND
GND
V
CC
V
CC
Q19
Q22
Q20
Q23
Q21
K
D23
D22
D21
D28
D31
V
CC
V
CC
TDO
Q29
DNC
L
GND
GND
GND
D25
D24
D27
D26
D30
D29
TMS
TRST
TCK
TDI
Q31
Q30
Q28
Q27
Q26
Q25
DNC
Q24
DNC
DNC
M
GND
1
注意：
1. DNC - 不连接。
2
3
4
5
6
7
8
9
10
11
12
6163 drw03b
PBGA ： 1mm节距， 13毫米X 13毫米（ BB144-1 ，订货代码： BB ）
顶视图
4
IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
引脚说明
符号
D
0
\u003c DN
EF
FF
FSEL0
(1)
FSEL1
(1)
HF
LD
太太
OE
PAE
PAF
PFM
(1)
PRS
Q
0
-Qn
RCLK
任
SEN
SI
WCLK
文
V
CC
GND
名字
数据输入
空标志
满标志
标志选择位0
标志选择位1
半满标志
负载
I / O
I
O
O
I
I
O
I
描述
对于一个16位或32位总线上的数据输入
EF
表示FIFO存储器是空的。见表2 。
FF
表示FIFO存储器已满。见表2 。
在主复位，这个输入以及FSEL1和
LD
销，将选择的缺省值的偏移值
可编程标志
PAE
和
PAF 。
可有多达8种可能的设置。
在主复位，这个输入以及FSEL0和
LD
引脚选择默认的偏移值的
可编程标志
PAE
和
PAF 。
可有多达8种可能的设置。
HF
表示FIFO存储器是超过半满。
HF
被置位，当写入FIFO的单词数
达到N
÷
2 + 1，其中N是在FIFO的总深度。见表2 。
在主复位，的状态
LD
随着FSEL0和FSEL1 ，输入确定的8默认的偏移
该值
PAE
和
PAF
旗帜和串行编程模式。主复位后，
LD
必须是高和应
只有切换LOW一起
SEN
启动标志偏移的串行加载。
太太
初始化读写指针为零，并设置输出寄存器为全零。在主复位，
FIFO的配置为一八的可编程标志的默认设置中，偏移量设置串行编程和
同步和异步编程标志时序模式。
OE
控制输出线驱动器
.
PAE
变低，如果字在FIFO存储器中的数小于偏移n，这个被存储在空的偏移
注册。
PAE
变为高电平，如果字在FIFO存储器中的数是大于或等于偏移。
PAF
变高，如果在FIFO存储器的分类单元的数目大于偏移米，它被存储在
全偏移寄存器。
PAF
变低，如果在FIFO存储器的分类位置的数目小于或等于m 。
在主复位的低电平PFM将选择异步编程标志时序模式。在PFM一个HIGH
将选择同步可编程标志时序模式。
PRS
初始化读写指针为零，并设置输出寄存器为全零。在部分复位，
串行编程方式或可编程标志设置都保留。
数据输出为一个16位或32位总线。状态的输出不会承受5V的电压，无论
OE 。
当启用
任，
RCLK的上升沿从FIFO存储器中读取数据。
任
使RCLK为从FIFO存储器中读取数据。
SEN
使可编程标志偏移串行加载。
SEN
必须在主复位高，只宜
切换LOW一起
LD
启动标志偏移的串行加载。
在微波激射器复位该引脚为低电平。主复位后，该引脚用作装载串行输入偏移寄存器。
通过启用
文，
WCLK的上升沿将数据写入到FIFO。
文
使WCLK用于写入数据到FIFO存储器。
这些都是V
CC
电源输入，必须连接到3.3V电源轨。
接地引脚。
主复位
I
OUTPUT ENABLE
可编程
几乎空标志
可编程
几乎满标志
可编程
旗模式
部分复位
数据输出
读时钟
读使能
串行启用
在串行
写时钟
写使能
+ 3.3V电源
地
I
O
O
I
I
O
I
I
I
I
I
I
I
I
注意：
1.输入主复位后，不应改变状态。
**请
继续下一个页面的PBGA封装更多的引脚说明。
5
QQ：2880707522 复制
