添加收藏夹  设为首页  深圳服务热线：13751165337  13692101218
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13751165337
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第408页 > IDT72V11165
3.3伏多媒体FIFO
256 x 16, 512 x 16,
1,024 x 16, 2,048 x 16,
和4096 ×16
IDT72V11165 ， IDT72V12165
IDT72V13165 ， IDT72V14165
IDT72V15165
特点
描述
该IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165设备
是先入先出（ FIFO ）存储器与主频的读写控制。
这些FIFO具有16位输入和输出端口。输入端口被控制
通过一个自由运行的时钟（ WCLK ） ，和一个输入使能引脚（ WEN） 。数据被写入
进入多媒体FIFO在每个时钟时，
文
为有效。输出端口
由另一个时钟引脚（ RCLK ）控制，另一种使能引脚（ REN） 。该
读时钟（ RCLK ）可连接到写时钟为单时钟操作或
这两个时钟可以运行一个为双时钟运行的另一个异步。
一输出使能引脚（OE）被设置在读取端口为三态控制
的输出。
这些多媒体的FIFO支持三个固定标志：空标志（ EF ） ，全部
标志（ FF ）和半满标志（ HF） 。
256 ×16位的组织阵列（ IDT72V11165 ）
512 ×16位的组织阵列（ IDT72V12165 ）
1,024× 16位的组织阵列（ IDT72V13165 ）
2048 ×16位的组织阵列（ IDT72V14165 ）
4096 ×16位的组织阵列（ IDT72V15165 ）
15毫微秒的读/写周期时间
5V输入容限
独立的读写时钟
空/满和半满标志的能力
输出使能输出数据总线的高阻抗状态
提供64引脚薄型四方扁平封装（ 10 x 10毫米和的14x14mm
TQFP ）
工业级温度范围（-40 ° C至+ 85°C ）
°
°
功能框图
WCLK
文
写
控制
读
控制
RCLK
任
FIFO阵列
D
0
- D
15
DATA IN
x16
OE
Q
0
- Q
15
数据输出
x16
复位逻辑
FLAG产出
RS
EF
HF
FF
6359 drw01
IDT和IDT标识是注册为Integrated Device Technology ， Inc.的商标。
工业温度范围
1
2003
集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2003年11月
DSC-6359/2
IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165 3.3V多媒体FIFO
256 ×16 ， 512 ×16 ， 1024 ×16 ， 2048 ×16 ，4096 ×16
产业
温度范围
销1
DNC
(1)
GND
WCLK
文
GND
V
CC
DNC
(1)
V
CC
FF
HF
DNC
(1)
DNC
(1)
Q
15
GND
Q
14
Q
13
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
8
D
9
D
10
D
11
D
12
D
13
D
14
D
15
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
GND
D
0
GND
RCLK
任
V
CC
OE
RS
V
CC
GND
EF
Q
0
DNC
(1)
GND
Q
1
V
CC
销刀豆网络gurations
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
2
Q
3
GND
Q
4
Q
5
V
CC
Q
6
Q
7
GND
Q
8
Q
9
Q
10
Q
11
GND
Q
12
V
CC
6359 drw02
注意：
1. DNC =请勿连接。
STQFP （ PP64-1 ，订货代码： TF ）
顶视图
引脚说明
符号
D0–D15
EF
FF
HF
OE
Q0–Q15
RCLK
任
RS
WCLK
文
V
CC
GND
名字
数据输入
空标志
满标志
半满标志
OUTPUT ENABLE
数据输出
读时钟
读使能
RESET
写时钟
写使能
动力
地
I / O
I
O
O
O
I
O
I
I
I
I
I
I
I
数据输入一个16位的总线。
EF
表示FIFO存储器是否为空。
FF
表示FIFO存储器是否已满。
该装置是超过半满时
HF
是低的。
当
OE
为低电平时，数据输出总线是有效的。如果
OE
为高电平时，输出数据总线将处于高阻抗
状态。
数据输出为16位总线。
当
任
为低电平时，数据从FIFO中读取RCLK低到高的转变，如果FIFO不为空。
当
任
为低电平时，数据从FIFO中读取RCLK每低到高的转变。当
任
高，
输出寄存器保存以前的数据。数据将不会被从FIFO读出，如果
EF
是低的。
当
RS
置为低电平，内部读和写指针被设置到RAM阵列的第一位置，
FF
变为高电平，并且
EF
变低。前电后的初始写入需要进行重置。
当
文
为低电平时，数据被写入FIFO的WCLK低到高的转变，如果FIFO没有满。
当
文
为低电平时，数据被写入FIFO的WCLK每低到高的转变。当
文
is
高电平时，FIFO保持之前的数据。数据将不被写入到FIFO中，如果
FF
是低的。
+ 3.3V电源引脚。
接地引脚。
2
描述
IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165 3.3V多媒体FIFO
256 ×16 ， 512 ×16 ， 1024 ×16 ， 2048 ×16 ，4096 ×16
产业
温度范围
绝对最大额定值
符号
V
TERM
(2)
T
英镑
I
OUT
等级
端电压
相对于GND
存储
温度
直流输出电流
产业
-0.5 + 5
-55到+125
-50到+50
单位
V
°C
mA
建议的直流工作
条件
符号
V
CC
GND
V
IH
V
IL
(1)
T
A
参数
电源电压工业
电源电压
输入高电压工业
输入低电压工业
工作温度
产业
分钟。
3.0
0
2.0
-0.5
-40
典型值。
3.3
0
—
—
马克斯。
3.6
0
5.5
0.8
85
单位
V
V
V
V
°C
注意事项：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2. V
CC
终端而已。
注意：
1. 1.5V下冲被允许为10ns的每秒一次循环。
DC电气特性
（工业： V
CC
= 3.3V
±
0.3V ， TA = -40 ° C至+ 85°C ）
IDT72V11165
IDT72V12165
IDT72V13165
IDT72V14165
IDT72V15165
产业
t
CLK
- 15纳秒
典型值。
—
—
—
—
—
—
符号
I
LI
(1)
I
LO
(2)
V
OH
V
OL
I
CC1
(3,4,5)
I
CC2
(3,6)
参数
输入漏电流（任何输入）
输出漏电流
输出逻辑“1”的电压，I
OH
= -2毫安
输出逻辑“ 0 ”电压，I
OL
= 8毫安
有源电源电流
待机电流
分钟。
–1
–10
2.4
—
—
—
马克斯。
1
10
—
0.4
30
5
单位
A
A
V
V
mA
mA
注意事项：
1.测量0.4
≤
V
IN
≤
V
CC
.
2.
OE
≥
V
IH ，
0.4
≤
V
OUT
≤
V
CC
.
3.测试与输出禁用（我
OUT
= 0).
4. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。
5.我典型
CC1
= 2.04 + 0.88*f
S
+ 0.02*C
L
*f
S
（单位为mA） 。
这些方程是有效的在下列条件下：
V
CC
= 3.3V ，T
A
= 25
°
C，F
S
= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平） ，数据在f开关
S
/2, C
L
=容性负载（单位为pF ） 。
6.所有输入= V
CC
- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。
电容
(T
A
= +25
°
C，F = 1.0MHz的）
符号
C
IN
(2)
C
OUT
(1,2)
参数
(1)
输入
电容
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
10
单位
pF
pF
注意事项：
1.取消输出（ OE
≥
V
IH
).
2.特征值，而不是目前的测试。
3
IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165 3.3V多媒体FIFO
256 ×16 ， 512 ×16 ， 1024 ×16 ， 2048 ×16 ，4096 ×16
产业
温度范围
AC电气特性
（工业： VCC = 3.3V ± 0.3V ， TA = -40 ° C至+ 85°C ）
产业
IDT72V11165
IDT72V12165
IDT72V13165
IDT72V14165
IDT72V15165
符号
f
S
t
A
t
CLK
t
CLKH
t
CLKL
t
DS
t
DH
t
ENS
t
ENH
t
RS
t
RSS
t
RSR
t
RSF
t
OLZ
t
OE
t
OHZ
t
WFF
t
REF
t
HF
t
SKEW1
参数
时钟周期频率
数据访问时间
时钟周期时间
时钟高电平时间
时钟低电平时间
数据建立时间
数据保持时间
使建立时间
能保持时间
复位脉冲宽度
(2)
复位建立时间
复位恢复时间
重置为国旗和输出时间
输出使能，以在低Z输出
(3)
输出使能到输出有效
输出使能到输出高-Z
(3)
写时钟为全旗
读时钟为空标志
时钟到半满标志
读时钟&写时钟之间的偏移时间
FF
和
EF
分钟。
—
2
15
6
6
4
1
4
1
15
10
10
—
0
3
3
—
—
—
6
马克斯。
66.7
10
—
—
—
—
—
—
—
—
—
—
15
—
8
8
10
10
20
—
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.工业温度范围的产品提供了15ns的速度等级。
2.脉冲宽度小于最小值是不允许的。
3.价值由设计保证，目前尚未进行测试。
3.3V
330
D.U.T.
AC测试条件
输入脉冲电平
输入上升/下降时间
输入定时基准水平
输出参考电平
输出负载
GND到3.0V
3ns
1.5V
1.5V
见图1
510
30pF*
6359 drw03
图1.输出负载
*包括夹具和范围电容。
4
IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165 3.3V多媒体FIFO
256 ×16 ， 512 ×16 ， 1024 ×16 ， 2048 ×16 ，4096 ×16
产业
温度范围
功能说明
写/读和标记功能
将数据写入到FIFO中，写使能（ WEN）必须为低。数据
呈现给线路上的数据将被移入FIFO后续
写时钟（ WCLK ）的转变。后的第一次写操作执行时，空
标志（ EF）将变为高电平。后续写入将继续填补FIFO。
如果继续将数据写入到FIFO中，并且我们假定没有读
行动发生的地点，半满标志（ HF ）将切换到低一次
第129 （ 72V11165 ） ，第257 （ 72V12165 ） ，第513 （ 72V13165 ） ，第一千○二十五
（ 72V14165 ）和第二千零四十九（ 72V15165 ）字分别被写入到
FIFO。
当FIFO满时，满标志（ FF）将变低，抑制了进一步的写
操作。如果没有读出复位后执行，
FF
将去D越低后写道：
到FIFO 。 D = 256写的IDT72V11165 ， 512为IDT72V12165 ，
1024为IDT72V13165 ， 2048为IDT72V14165和4096的
IDT72V15165分别。
如果FIFO为满时，所述第一读出操作将导致
FF
变高。
后续的读取操作将导致半满标志（ HF）变为高电平。
继续读操作会导致FIFO是空的。当最后一个字
从FIFO被读出，则
EF
将变为低电平进一步抑制所读
操作。
任
当FIFO为空，则忽略。
为了防止数据溢出，
FF
将变低，抑制了进一步的写操作。
当完成一个有效的读取周期，
FF
将变为高电平，允许写入
发生。该
FF
标志被更新WCLK的上升沿。
读时钟（ RCLK ）
数据可以读取的输出上读取的低到高的转变
时钟（ RCLK ） ，当输出使能（ OE ）为低。
写和读时钟可以是异步或重合。
读使能（ REN）
当读使能为低时，数据从RAM阵列加载到输出
在每个周期的RCLK的上升沿寄存器，如果设备不为空。
当
任
输入为高电平时，输出寄存器保存先前的数据和
没有新的数据被加载到输出寄存器。数据输出Q
0
-Q
n
维护
先前的数据值。
在Q访问的每一个字
n
包括写入到一个空的FIFO的第一个字，
必须通过请求
任志强。
当最后一个字被从FIFO中读出
空标志（ EF）将变低，抑制了进一步的读操作。
任
is
忽略了当FIFO为空。一旦写被执行时，
EF
会去HIGH
允许读出的发生。该
EF
标志更新在RCLK的上升沿。
输出使能（ OE ）
当输出使能（ OE ）有效（低电平） ，并行输出缓冲器
从输出寄存器接收数据。当
OE
被禁用（ HIGH ） ， Q输出
数据总线处于高阻抗状态。
信号说明
输入
DATA IN （D
0
- D
15
)
数据输入，用于16位宽的数据。
输出
满标志/ INPUT READY （ FF ）
当FIFO满时
FF
将变低，抑制了进一步的写操作。
当
FF
为高电平时， FIFO未满。如果没有读出复位后执行，
FF
将变低d后写入FIFO 。 D = 256写的IDT72V11165 ，
512为IDT72V12165 ， 1024为IDT72V13165 ， 2048的
IDT72V14165和4096的IDT72V15165 。
FF
是同步和更新在WCLK的上升沿。
空标志/ OUTPUT READY （ EF ）
当FIFO是空的，
EF
将变低，抑制了进一步的读取操作。
当
EF
为高电平时， FIFO不为空。
EF
是同步和更新在RCLK的上升沿。
半满标志（ HF ）
经过半年的记忆被填满，并在接下来的中低到高的跳变
写周期，半满标志变低，之前保留设置的区别
写指针读指针之间，且小于或等于二分之一的
该设备的总存储器。半满标志（ HF ），然后复位到高
通过读时钟（ RCLK ）的低到高的转变。该
HF
is
异步的。
数据输出（ Q0 - Q15 ）
数据输出为16比特宽的数据。
控制
复位（RS）
每当复位（ RS ）输入被带到一个低复位完成
状态。在复位过程中，无论是内部读和写指针被设置到第一
位置。复位是上电后前一个写操作可以采取必要
的地方。半满标志（ HF ）到T后高
RSF
。的满标志（ FF ）将重置
为HIGH 。空标志（ EF）将重置为低。在复位过程中，输出寄存器
被初始化为全零和偏移寄存器初始化为默认值。
写时钟（ WCLK ）
写周期的写时钟的低到高的转变开始
（ WCLK ） 。数据建立时间和保持时间必须满足相对于低到高
WCLK的过渡。
写和读时钟可以是异步或重合。
写使能（ WEN ）
当
文
输入为低时，数据可以被加载到FIFO RAM阵列
在每个WCLK周期的上升沿，如果该设备是不完整的。数据被存储
在独立于任何正在进行读RAM阵列顺序地和
操作。
当
文
是高电平时，没有新的数据被写入RAM阵列中的每个WCLK
周期。
5
3.3伏多媒体FIFO
256 x 16, 512 x 16,
1,024 x 16, 2,048 x 16,
和4096 ×16
IDT72V11165 ， IDT72V12165
IDT72V13165 ， IDT72V14165
IDT72V15165
特点
描述
该IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165设备
是先入先出（ FIFO ）存储器与主频的读写控制。
这些FIFO具有16位输入和输出端口。输入端口被控制
通过一个自由运行的时钟（ WCLK ） ，和一个输入使能引脚（ WEN） 。数据被写入
进入多媒体FIFO在每个时钟时，
文
为有效。输出端口
由另一个时钟引脚（ RCLK ）控制，另一种使能引脚（ REN） 。该
读时钟（ RCLK ）可连接到写时钟为单时钟操作或
这两个时钟可以运行一个为双时钟运行的另一个异步。
一输出使能引脚（OE）被设置在读取端口为三态控制
的输出。
这些多媒体的FIFO支持三个固定标志：空标志（ EF ） ，全部
标志（ FF ）和半满标志（ HF） 。
256 ×16位的组织阵列（ IDT72V11165 ）
512 ×16位的组织阵列（ IDT72V12165 ）
1,024× 16位的组织阵列（ IDT72V13165 ）
2048 ×16位的组织阵列（ IDT72V14165 ）
4096 ×16位的组织阵列（ IDT72V15165 ）
15毫微秒的读/写周期时间
5V输入容限
独立的读写时钟
空/满和半满标志的能力
输出使能输出数据总线的高阻抗状态
提供64引脚薄型四方扁平封装（ 10 x 10毫米和的14x14mm
TQFP ）
工业级温度范围（-40 ° C至+ 85°C ）
°
°
功能框图
WCLK
文
写
控制
读
控制
RCLK
任
FIFO阵列
D
0
- D
15
DATA IN
x16
OE
Q
0
- Q
15
数据输出
x16
复位逻辑
FLAG产出
RS
EF
HF
FF
6359 drw01
IDT和IDT标识是注册为Integrated Device Technology ， Inc.的商标。
工业温度范围
1
2003
集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2003年11月
DSC-6359/2
IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165 3.3V多媒体FIFO
256 ×16 ， 512 ×16 ， 1024 ×16 ， 2048 ×16 ，4096 ×16
产业
温度范围
销1
DNC
(1)
GND
WCLK
文
GND
V
CC
DNC
(1)
V
CC
FF
HF
DNC
(1)
DNC
(1)
Q
15
GND
Q
14
Q
13
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
8
D
9
D
10
D
11
D
12
D
13
D
14
D
15
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
GND
D
0
GND
RCLK
任
V
CC
OE
RS
V
CC
GND
EF
Q
0
DNC
(1)
GND
Q
1
V
CC
销刀豆网络gurations
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
2
Q
3
GND
Q
4
Q
5
V
CC
Q
6
Q
7
GND
Q
8
Q
9
Q
10
Q
11
GND
Q
12
V
CC
6359 drw02
注意：
1. DNC =请勿连接。
STQFP （ PP64-1 ，订货代码： TF ）
顶视图
引脚说明
符号
D0–D15
EF
FF
HF
OE
Q0–Q15
RCLK
任
RS
WCLK
文
V
CC
GND
名字
数据输入
空标志
满标志
半满标志
OUTPUT ENABLE
数据输出
读时钟
读使能
RESET
写时钟
写使能
动力
地
I / O
I
O
O
O
I
O
I
I
I
I
I
I
I
数据输入一个16位的总线。
EF
表示FIFO存储器是否为空。
FF
表示FIFO存储器是否已满。
该装置是超过半满时
HF
是低的。
当
OE
为低电平时，数据输出总线是有效的。如果
OE
为高电平时，输出数据总线将处于高阻抗
状态。
数据输出为16位总线。
当
任
为低电平时，数据从FIFO中读取RCLK低到高的转变，如果FIFO不为空。
当
任
为低电平时，数据从FIFO中读取RCLK每低到高的转变。当
任
高，
输出寄存器保存以前的数据。数据将不会被从FIFO读出，如果
EF
是低的。
当
RS
置为低电平，内部读和写指针被设置到RAM阵列的第一位置，
FF
变为高电平，并且
EF
变低。前电后的初始写入需要进行重置。
当
文
为低电平时，数据被写入FIFO的WCLK低到高的转变，如果FIFO没有满。
当
文
为低电平时，数据被写入FIFO的WCLK每低到高的转变。当
文
is
高电平时，FIFO保持之前的数据。数据将不被写入到FIFO中，如果
FF
是低的。
+ 3.3V电源引脚。
接地引脚。
2
描述
IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165 3.3V多媒体FIFO
256 ×16 ， 512 ×16 ， 1024 ×16 ， 2048 ×16 ，4096 ×16
产业
温度范围
绝对最大额定值
符号
V
TERM
(2)
T
英镑
I
OUT
等级
端电压
相对于GND
存储
温度
直流输出电流
产业
-0.5 + 5
-55到+125
-50到+50
单位
V
°C
mA
建议的直流工作
条件
符号
V
CC
GND
V
IH
V
IL
(1)
T
A
参数
电源电压工业
电源电压
输入高电压工业
输入低电压工业
工作温度
产业
分钟。
3.0
0
2.0
-0.5
-40
典型值。
3.3
0
—
—
马克斯。
3.6
0
5.5
0.8
85
单位
V
V
V
V
°C
注意事项：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2. V
CC
终端而已。
注意：
1. 1.5V下冲被允许为10ns的每秒一次循环。
DC电气特性
（工业： V
CC
= 3.3V
±
0.3V ， TA = -40 ° C至+ 85°C ）
IDT72V11165
IDT72V12165
IDT72V13165
IDT72V14165
IDT72V15165
产业
t
CLK
- 15纳秒
典型值。
—
—
—
—
—
—
符号
I
LI
(1)
I
LO
(2)
V
OH
V
OL
I
CC1
(3,4,5)
I
CC2
(3,6)
参数
输入漏电流（任何输入）
输出漏电流
输出逻辑“1”的电压，I
OH
= -2毫安
输出逻辑“ 0 ”电压，I
OL
= 8毫安
有源电源电流
待机电流
分钟。
–1
–10
2.4
—
—
—
马克斯。
1
10
—
0.4
30
5
单位
A
A
V
V
mA
mA
注意事项：
1.测量0.4
≤
V
IN
≤
V
CC
.
2.
OE
≥
V
IH ，
0.4
≤
V
OUT
≤
V
CC
.
3.测试与输出禁用（我
OUT
= 0).
4. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。
5.我典型
CC1
= 2.04 + 0.88*f
S
+ 0.02*C
L
*f
S
（单位为mA） 。
这些方程是有效的在下列条件下：
V
CC
= 3.3V ，T
A
= 25
°
C，F
S
= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平） ，数据在f开关
S
/2, C
L
=容性负载（单位为pF ） 。
6.所有输入= V
CC
- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。
电容
(T
A
= +25
°
C，F = 1.0MHz的）
符号
C
IN
(2)
C
OUT
(1,2)
参数
(1)
输入
电容
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
10
单位
pF
pF
注意事项：
1.取消输出（ OE
≥
V
IH
).
2.特征值，而不是目前的测试。
3
IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165 3.3V多媒体FIFO
256 ×16 ， 512 ×16 ， 1024 ×16 ， 2048 ×16 ，4096 ×16
产业
温度范围
AC电气特性
（工业： VCC = 3.3V ± 0.3V ， TA = -40 ° C至+ 85°C ）
产业
IDT72V11165
IDT72V12165
IDT72V13165
IDT72V14165
IDT72V15165
符号
f
S
t
A
t
CLK
t
CLKH
t
CLKL
t
DS
t
DH
t
ENS
t
ENH
t
RS
t
RSS
t
RSR
t
RSF
t
OLZ
t
OE
t
OHZ
t
WFF
t
REF
t
HF
t
SKEW1
参数
时钟周期频率
数据访问时间
时钟周期时间
时钟高电平时间
时钟低电平时间
数据建立时间
数据保持时间
使建立时间
能保持时间
复位脉冲宽度
(2)
复位建立时间
复位恢复时间
重置为国旗和输出时间
输出使能，以在低Z输出
(3)
输出使能到输出有效
输出使能到输出高-Z
(3)
写时钟为全旗
读时钟为空标志
时钟到半满标志
读时钟&写时钟之间的偏移时间
FF
和
EF
分钟。
—
2
15
6
6
4
1
4
1
15
10
10
—
0
3
3
—
—
—
6
马克斯。
66.7
10
—
—
—
—
—
—
—
—
—
—
15
—
8
8
10
10
20
—
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.工业温度范围的产品提供了15ns的速度等级。
2.脉冲宽度小于最小值是不允许的。
3.价值由设计保证，目前尚未进行测试。
3.3V
330
D.U.T.
AC测试条件
输入脉冲电平
输入上升/下降时间
输入定时基准水平
输出参考电平
输出负载
GND到3.0V
3ns
1.5V
1.5V
见图1
510
30pF*
6359 drw03
图1.输出负载
*包括夹具和范围电容。
4
IDT72V11165 / 72V12165 / 72V13165 / 72V14165 / 72V15165 3.3V多媒体FIFO
256 ×16 ， 512 ×16 ， 1024 ×16 ， 2048 ×16 ，4096 ×16
产业
温度范围
功能说明
写/读和标记功能
将数据写入到FIFO中，写使能（ WEN）必须为低。数据
呈现给线路上的数据将被移入FIFO后续
写时钟（ WCLK ）的转变。后的第一次写操作执行时，空
标志（ EF）将变为高电平。后续写入将继续填补FIFO。
如果继续将数据写入到FIFO中，并且我们假定没有读
行动发生的地点，半满标志（ HF ）将切换到低一次
第129 （ 72V11165 ） ，第257 （ 72V12165 ） ，第513 （ 72V13165 ） ，第一千○二十五
（ 72V14165 ）和第二千零四十九（ 72V15165 ）字分别被写入到
FIFO。
当FIFO满时，满标志（ FF）将变低，抑制了进一步的写
操作。如果没有读出复位后执行，
FF
将去D越低后写道：
到FIFO 。 D = 256写的IDT72V11165 ， 512为IDT72V12165 ，
1024为IDT72V13165 ， 2048为IDT72V14165和4096的
IDT72V15165分别。
如果FIFO为满时，所述第一读出操作将导致
FF
变高。
后续的读取操作将导致半满标志（ HF）变为高电平。
继续读操作会导致FIFO是空的。当最后一个字
从FIFO被读出，则
EF
将变为低电平进一步抑制所读
操作。
任
当FIFO为空，则忽略。
为了防止数据溢出，
FF
将变低，抑制了进一步的写操作。
当完成一个有效的读取周期，
FF
将变为高电平，允许写入
发生。该
FF
标志被更新WCLK的上升沿。
读时钟（ RCLK ）
数据可以读取的输出上读取的低到高的转变
时钟（ RCLK ） ，当输出使能（ OE ）为低。
写和读时钟可以是异步或重合。
读使能（ REN）
当读使能为低时，数据从RAM阵列加载到输出
在每个周期的RCLK的上升沿寄存器，如果设备不为空。
当
任
输入为高电平时，输出寄存器保存先前的数据和
没有新的数据被加载到输出寄存器。数据输出Q
0
-Q
n
维护
先前的数据值。
在Q访问的每一个字
n
包括写入到一个空的FIFO的第一个字，
必须通过请求
任志强。
当最后一个字被从FIFO中读出
空标志（ EF）将变低，抑制了进一步的读操作。
任
is
忽略了当FIFO为空。一旦写被执行时，
EF
会去HIGH
允许读出的发生。该
EF
标志更新在RCLK的上升沿。
输出使能（ OE ）
当输出使能（ OE ）有效（低电平） ，并行输出缓冲器
从输出寄存器接收数据。当
OE
被禁用（ HIGH ） ， Q输出
数据总线处于高阻抗状态。
信号说明
输入
DATA IN （D
0
- D
15
)
数据输入，用于16位宽的数据。
输出
满标志/ INPUT READY （ FF ）
当FIFO满时
FF
将变低，抑制了进一步的写操作。
当
FF
为高电平时， FIFO未满。如果没有读出复位后执行，
FF
将变低d后写入FIFO 。 D = 256写的IDT72V11165 ，
512为IDT72V12165 ， 1024为IDT72V13165 ， 2048的
IDT72V14165和4096的IDT72V15165 。
FF
是同步和更新在WCLK的上升沿。
空标志/ OUTPUT READY （ EF ）
当FIFO是空的，
EF
将变低，抑制了进一步的读取操作。
当
EF
为高电平时， FIFO不为空。
EF
是同步和更新在RCLK的上升沿。
半满标志（ HF ）
经过半年的记忆被填满，并在接下来的中低到高的跳变
写周期，半满标志变低，之前保留设置的区别
写指针读指针之间，且小于或等于二分之一的
该设备的总存储器。半满标志（ HF ），然后复位到高
通过读时钟（ RCLK ）的低到高的转变。该
HF
is
异步的。
数据输出（ Q0 - Q15 ）
数据输出为16比特宽的数据。
控制
复位（RS）
每当复位（ RS ）输入被带到一个低复位完成
状态。在复位过程中，无论是内部读和写指针被设置到第一
位置。复位是上电后前一个写操作可以采取必要
的地方。半满标志（ HF ）到T后高
RSF
。的满标志（ FF ）将重置
为HIGH 。空标志（ EF）将重置为低。在复位过程中，输出寄存器
被初始化为全零和偏移寄存器初始化为默认值。
写时钟（ WCLK ）
写周期的写时钟的低到高的转变开始
（ WCLK ） 。数据建立时间和保持时间必须满足相对于低到高
WCLK的过渡。
写和读时钟可以是异步或重合。
写使能（ WEN ）
当
文
输入为低时，数据可以被加载到FIFO RAM阵列
在每个WCLK周期的上升沿，如果该设备是不完整的。数据被存储
在独立于任何正在进行读RAM阵列顺序地和
操作。
当
文
是高电平时，没有新的数据被写入RAM阵列中的每个WCLK
周期。
5
查看更多IDT72V11165PDF信息
推荐型号
IDT74FCT16H244ATPV
IDT54FCT245D
IDT7027S20PF
IRKKF81-02CP
IRKKF81-04GN
ISL9000AIRJCZ
IC61LV6416-8KI
I6SB45NOV
ICL7612BMSA
IDT79R3081E-40J
IL-S-12P-S2UX2-E
IDT74FCT543AEB
IDT54FCT162H245CTPAB
IS61LV256-10T
ICS8304AMLFT
ICS85222-02
ISPLSI2064A-100LT100
ISL84544IPZ
IS63LV1024L-12J
ISL1208IU8Z-TK
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    IDT72V11165
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
北京人上科技有限公司
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：海淀区增光路27号院增光佳苑2号楼1单元1102室
IDT72V11165
√ 欧美㊣品
▲10/11+
9221
贴◆插
【dz37.com】实时报价有图&PDF
查询更多IDT72V11165供应信息
深圳市碧威特网络技术有限公司
 复制成功！