2.5V QUAD /双TeraSync DDR / SDR FIFO

X10 QUAD FIFO或X10 / X20双FIFO的配置

32,768 x 10 x 4/16,384 x 20 x 2

65,536 x 10 x 4/32,768 x 20 x 2

131,072 x 10 x 4/65,536 x 20 x 2

IDT72T54242

IDT72T54252

IDT72T54262

特点

请从下面的内存组织之间：

IDT72T54242 - 32768 ×10× 4/ 32768 ×10× 2

IDT72T54252 - 65,536 ×10× 4 / 65536 ×10× 2

IDT72T54262 - 131,072 ×10× 4 / 131,072 ×10× 2

用户可选四核/双模式 - 两种或两种之间进行选择

四个独立的FIFO

四模式提供

- 八个独立的时钟域， （ 4写入时钟&四个读时钟）

- 四个独立的写端口，将数据写入到四个独立的FIFO

- 10位宽的写端口

- 四个不同的读端口，从任何四个独立的FIFO中读取数据

- 为每个独立的FIFO状态标志和控制信号

双模报价

- 四个独立的时钟域， （两个写时钟&两个读时钟）

- 两个独立的写端口，将数据写入到两个独立的FIFO

- 10位/ 20位宽度的写端口

- 两个单独的读端口，从任意两个独立的FIFO中读出的数据

- 为每个独立的FIFO状态标志和控制信号

- 总线匹配的读取和写入端口X10 / X20

- 每个FIFO的最大深度是相同的四路模式

高达200MHz的工作频率或2Gbps的吞吐量SDR模式

高达100MHz的工作频率，或者2Gbps的吞吐量在DDR模式

双倍数据速率， DDR可选，提供高达400Mbps

每个引脚的数据带宽

同时在用户选择单或双数据速率模式

写端口和读端口（S ）

所有的I / O是LVTTL / HSTL / eHSTL用户可选择

在LVTTL模式3.3V容限输入

ERCLK和

EREN

所有回波输出端口读

写使能

文

和片选

WCS

输入每个写端口

读使能

任

和片选

RCS

输入为每个读端口

用户可选IDT标准模式（使用

EF

和

FF)

或FWFT

模式（使用

IR

和

OR）

每个FIFO可编程几乎空和几乎满标志

专用串行端口标志抵消编程

掉电引脚的功耗降至最低

2.5V电源电压

可在一个324引脚PBGA ， 1mm节距， 19毫米x100 19毫米

IEEE 1149.1标准的JTAG端口提供边界扫描功能

低功耗，高性能的CMOS技术

工业级温度范围（-40 ° C至+ 85°C ）

°

°

功能方框图

四模式

RCLK0

REN0

RCS0

OE0

ERCLK0

EREN0

x10

FIFO 0

FIFO 0

DATA IN

WCLK0

WEN0

WCS0

D[9:0]

x10

32,768 x 10

65,536 x 10

131,072 x 10

Q[9:0]

RCLK1

REN1

RCS1

OE1

ERCLK1

EREN1

FIFO 0

数据输出

FIFO 1

数据在D [ 19时10分]

WCLK1

WEN1

WCS1

x10

32,768 x 10

65,536 x 10

131,072 x 10

FIFO 1

x10

FIFO 1

Q [ 19:10 ]数据输出

FIFO 2

数据在D [ 29:20 ]

WCLK2

WEN2

WCS2

x10

32,768 x 10

65,536 x 10

131,072 x 10

FIFO 2

RCLK2

REN2

RCS2

OE2

ERCLK2

EREN2

x10

Q[29:20]

RCLK3

REN3

RCS3

OE3

ERCLK3

EREN3

FIFO 2

数据输出

FIFO 3

数据在D [ 39:30 ]

WCLK3

WEN3

WCS3

x10

32,768 x 10

65,536 x 10

131,072 x 10

FIFO 3

x10

Q[39:30]

EF0/OR0

PAE0

EF1/OR1

PAE1

EF2/OR2

PAE2

EF3/OR3

PAE3

FIFO 3

数据输出

FF0/IR0

PAF0

FF1/IR1

PAF1

FF2 / IR2

PAF2

FF3/IR3

PAF3

读端口

FLAG产出

IDT和IDT标志是集成设备技术，Inc的商标的TeraSync是集成设备技术公司的商标。

商用和工业温度范围

2005

集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。

写端口

FLAG产出

6158 drw01

（见双模下一页）

2005年3月

DSC-6158/3

1

IDT72T54242 / 72T54252 / 72T54262 2.5V QUAD /双TeraSync

DDR / SDR FIFO

32K ×10× 4 / 16K ×20× 2 ， 64K ×10× 4 / 32K ×20× 2和128K ×10× 4 / 64K ×20× 2

商业和工业

温度范围

功能框图（续）

双模式

RCLK0

REN0

RCS0

OE0

ERCLK0

EREN0

X10或

x20

FIFO 0

数据输入D [19 ：0]

X10或

x20

WCLK0

WEN0

WCS0

32,768 x 10/16,384 x 20

65,536 x 10/32,768 x 20

131,072 x 10/65,536 x 20

FIFO 0

数据输出

Q[19:0]

RCLK2

REN2

RCS2

OE2

ERCLK2

EREN2

FIFO 0

FIFO 2

数据在D [ 39:20 ]

WCLK2

WEN2

WCS2

X10或

x20

32,768 x 10/16,384 x 20

65,536 x 10/32,768 x 20

131,072 x 10/65,536 x 20

FIFO 2

X10或

x20

Q[39:20]

FIFO 2

数据输出

读端口

FLAG产出

写端口

FLAG产出

FF0/IR0

PAF0

FF2/IR2

PAF2

EF0/OR0

PAE0

EF2/OR2

PAE2

6158 drw02

2

2005年3月22日

IDT72T54242 / 72T54252 / 72T54262 2.5V QUAD /双TeraSync

DDR / SDR FIFO

32K ×10× 4 / 16K ×20× 2 ， 64K ×10× 4 / 32K ×20× 2和128K ×10× 4 / 64K ×20× 2

商业和工业

温度范围

目录

产品特点......................................................................................................................................................................................................................... 1

描述...................................................................................................................................................................................................................... 4

引脚配置............................................................................................................................................................................................................. 6

引脚说明............................................................................................................................................................................................................... 7

设备特点................................................................................................................................................................................................... 11

直流电气特性.......................................................................................................................................................................................... 12

AC电气特性........................................................................................................................................................................................... 14

AC测试条件........................................................................................................................................................................................................ 15

功能描述................................................................................................................................................................................................... 17

信号说明........................................................................................................................................................................................................ 23

JTAG时序规范............................................................................................................................................................................................ 29

表格清单

表1 - 设备配置.................................................................................................................................................................................... 17

表2 - 默认可编程标志偏移................................................................................................................................................................ 17

表3 - 状态标志为IDT标准模式............................................................................................................................................................. 20

表4 - 状态标志FWFT模式........................................................................................................................................................................ 20

表5 - I / O电压电平协会....................................................................................................................................................................... 21

表6 - T

SKEW

测量................................................................................................................................................................................... 27

图列表

图1.四核/双框图................................................................................................................................................................................五

图2a。 AC测试负载................................................................................................................................................................................................ 15

图2b 。集总容性负载，典型的降额................................................................................................................................................... 15

图3.可编程标志偏移编程方法........................................................................................................................................... 18

图4.失调寄存器串行位序列................................................................................................................................................................ 19

图5.总线匹配的双模式............................................................................................................................................................................ 22

图6.回声读时钟和数据输出的关系.............................................................................................................................................. 27

图7.标准的JTAG时序................................................................................................................................................................................... 28

图8. JTAG架构........................................................................................................................................................................................... 29

图9. TAP控制器状态图.........................................................................................................................................................................三十

图10.主复位时序..................................................................................................................................................................................... 33

图11.部分复位时序...................................................................................................................................................................................... 34

图12.写周期和全旗时序（四模式， IDT标准模式， SDR特别提款权） ............................. .................................................. ........ 35

图13.写周期和全旗时序（四模式， IDT标准模式下， DDR与DDR ） ............................. .................................................. ........ 36

图14.写周期和全旗时间（双模式， IDT标准模式下， DDR到SDR ， X10在X20到输出） ....................... ..................................... 37

图15.写周期和满标志（双模式， IDT标准模式， SDR向DDR ， X20在X10到输出） ........................ ............................................... 38

图16.写周期和输出就绪时序（四模式， FWFT模式，以特别提款权SDR ） .............................. .................................................. .......... 39

图17.写周期和输出就绪时序（四模式， FWFT模式下， DDR与DDR ） .............................. .................................................. .......... 40

图18.读周期，输出使能和空标志时序（四模式， IDT标准模式， SDR特别提款权） .......................... ................................. 41

图19.读周期，输出使能和空标志时序（四模式， IDT标准模式下， DDR与DDR ） .......................... ................................ 42

图20.读周期和空标志时序（双模式， IDT标准模式下， DDR到SDR ， X20在X10到输出） ....................... ................................ 43

图21.读周期和空标志时序（双模式， IDT标准模式， SDR向DDR ， X10在X20到输出） ....................... ................................ 44

图22.读时序和输出就绪标志（四模式， FWFT模式，以特别提款权SDR ） .............................. .................................................. ........... 45

图23.读时序和输出就绪时序（四模式， FWFT模式下， DDR与DDR ） .............................. .................................................. ........ 46

图24.读周期和读片选（四模式， IDT标准模式， SDR特别提款权） ............................. .................................................. ..... 47

图25.读周期和读片选时序（四模式， FWFT模式，以特别提款权SDR ） ............................. .................................................. ..... 48

图26.回声读时钟和读使能操作（四模式， IDT标准模式下， DDR与DDR ） ............................ ..................................... 49

图27. RCLK回声和回声读使能操作（四模式， FWFT模式，以特别提款权SDR ） ............................. ................................................ 50

图28.回声读时钟和读使能操作（四模式， IDT标准模式， SDR特别提款权） ............................ ...................................... 51

图29.装载可编程标志寄存器（ IDT标准和FWFT模式）的................................... .................................................. ........... 52

图30.读可编程标志寄存器（ IDT标准和FWFT模式） ................................... .................................................. ........... 52

图32.同步可编程几乎空标志时序（四模式， IDT标准和FWFT模式，以特别提款权SDR ） .......................... ......... 53

图31.同步可编程几乎满标志的时序（四模式， IDT标准和FWFT模式，以特别提款权SDR ） .......................... ............. 53

图33.异步可编程几乎满标志的时序（四模式， IDT标准和FWFT模式，以特别提款权SDR ） .......................... ............ 54

图34.异步可编程几乎空标志时序（四模式， IDT标准和FWFT模式，以特别提款权SDR ） .......................... ........ 54

图35.关机操作................................................................................................................................................................................ 55

3

2005年3月22日

IDT72T54242 / 72T54252 / 72T54262 2.5V QUAD /双TeraSync

DDR / SDR FIFO

32K ×10× 4 / 16K ×20× 2 ， 64K ×10× 4 / 32K ×20× 2和128K ×10× 4 / 64K ×20× 2

商业和工业

温度范围

描述

该IDT72T54242 / 72T54252 / 72T54262四/双TeraSync FIFO

器件理想用于许多应用中数据流的收敛性和

的多条数据路径并行缓冲是必需的。这些应用可能

包括诸如数据带宽聚集的通信系统中，数据

采集系统和医疗设备等。四/双FIFO使

用户选择两个或四个单独的内部的FIFO的操作。每

内部FIFO都有自己独立的读写时钟，独立的读和

写使能，独立的状态标志。各FIFO的密度是固定的。

如果选择四通道模式，将有总共八个时钟域，四个读

四写时钟。数据可以被写入到任意的4个写端口完全

独立于任何其它端口的，并且任何的4个读端口可以被读出

对应于各自的写端口。每个端口都有自己的控制

能够和状态标志，并为10位。设备作为4

独立的10位宽的FIFO中。

如果被选中的双模式，将有总共四个时钟域，两个读

和两个写时钟。数据可以被写入到任意的两个写入端口完全

独立于任何其它端口的，并且任何两个读端口可以被读出

对应于各自的写端口。每个端口都有自己的控制

能够和状态标志。所有输入和输出端口具有总线匹配

×10或×20位宽的能力。

作为典型的多数的IDT的FIFO ，都可用， IDT的两种类型的数据传输

标准模式和第一个字告吹（ FWFT ）模式。这将影响

设备操作，还标志输出。该器件提供8标志输出

每个输入和输出端口。专用的串行时钟用于编程

标志偏移。这个时钟也被用于读取的偏移值。串行读

操作和写操作是通过在SCLK ， FWFT / SI进行，

SWEN ， SREN ，

和SDO引脚。该标志的偏移量，也可以通过JTAG端口编程。

如果选择此选项， SCLK ，

SWEN ，

和

SREN

引脚必须被禁止。

在四/双器件提供每端口最大2Gbps的吞吐量，用

可选择的SDR或DDR数据传输模式的输入和输出。在SDR

模式下，输入时钟可运行在高达200MHz的。数据转换/锁存

在时钟的上升沿。在DDR模式下，输入时钟可运行在高达100

兆赫，具有数据迁移的/锁存时钟的上升沿和下降沿。

DDR的优点是，它可以实现与相同的吞吐量作为SDR

比特只有一半数量，假设频率是恒定的。例如，

一个4Gbps的吞吐量SDR为100MHz ×40位。在DDR模式中，为100MHz

×20位的，因为在每个时钟周期两个比特转换。

所有读取端口提供一个专用的回声读取用户启用，

EREN

和回声读时钟， ERCLK输出。高速输出，这些援助

应用中，输入时钟的同步和接收的数据

装置是至关重要的。否则，被称为“源同步时钟”的

回波输出提供更紧从发送的数据的同步

FIFO和读出时钟的接口FIFO的输出。

主复位输入提供所有安装和配置引脚

锁定相对于主复位脉冲。例如，模式

操作时，总线匹配和数据传输速率是在主复位选择。一个偏

复位被提供给每个内部FIFO 。当执行部分复位

在FIFO中的读出和写入该FIFO的指针被复位到第一存储器

位置。标志偏移值，定时模式，和初始配置

保留。

在四/双通道器件具有2.5V两种运行其I / O的能力

LVTTL ， HSTL 1.5V或1.8V eHSTL水平。参考电压， VREF输入

提供了一种用于HSTL和eHSTL接口。的I / O的类型是通过所选择的

IOSEL引脚。该装置中， Ⅴ的内核电源电压

CC

始终是2.5V ，但是

输出引脚都有一个单独的电源，V

DDQ

其可以是2.5V，1.8V ，或1.5V 。

该装置的输入是3.3V宽容当V

DDQ

被设定为2.5V 。该装置

还提供显著降低功耗，最显着的存在实现

断电输入，

PD 。

提供一个JTAG测试端口。在四/双通道器件具有一个功能齐全

边界扫描功能，符合IEEE 1149.1标准测试访问端口

和边界扫描结构。

4

2005年3月22日

IDT72T54242 / 72T54252 / 72T54262 2.5V QUAD /双TeraSync

DDR / SDR FIFO

32K ×10× 4 / 16K ×20× 2 ， 64K ×10× 4 / 32K ×20× 2和128K ×10× 4 / 64K ×20× 2

D0 - D39 （ X10 ， X20 ， X40或）

商业和工业

温度范围

IW [1 ：0]的

wddr

*WEN0

*WSC0

*WCLK0

输入

解复用

10

RDDR

REN0*

RSC0*

RCLK0*

写控制

逻辑

读控制

逻辑

写指针

读指针

*PAF0

*FF0

CFF

内存

ARRAY

状态标志

逻辑

8,192 x 40

16,384 x 40

32,768 x 40

状态标志

逻辑

PAE0*

EF0*

持续进修基金

SCLK

斯文

SREN

SDI

SDO

FSEL [1 ：0]的

PFM

太太

PRS

TCK

TRST

TMS

TDI

TDO

可编程

标志控制

回声输出

ERCLK0*

EREN0*

HSTL I / O

控制

RESET

逻辑

IOSEL

JTAG控制

（边界扫描）

10

OW [1 ：0]的

产量

MUX

OE0*

Q0 - Q39 （ X10 ， X20 ， X40或）

6158 drw03A

注意事项：

1.本框图仅示出了用于FIFO 0的体系结构，共有4的FIFO是该设备全部用相同的体系结构内。

2. *表示专用信号为设备内的每个内部FIFO 。

图1.四核/双框图

5

2005年3月22日