时隙交换
数字开关
128 x 128
.EATURES ：
IDT728981
128 ×128通道无阻塞交换
串行通信总线兼容（ ST- BUS
)
4输入RX -32频道以64 kbit / s的串行线路
4 TX输出32个通道，每串线64千比特/秒
三态串行输出
微处理器接口（ 8位数据总线）
5V电源
采用44引脚塑料有引线芯片载体（ PLCC ） ， 40针
塑料DIP （ P- DIP）和44引脚塑料四方扁平封装（ PQFP ）
°
°
工作温度范围为-40 ° C至+ 85°C
输出，其每一个由32个通道（每个通道64千比特/秒），以形成
多路2.048 Mb / s的数据流。
.UNCTIONAL描述
该IDT728981装置的功能框图如下所示。该
串行数据流连续地以2.048 Mb / s的操作和设置在125微秒
宽的帧每个包含32 8位通道。四个输入（ RX0-3 ）和四
输出（ TX0-3 ）的串行数据流在该IDT728981设备允许提供
一个完整的128 ×128通道无阻塞交换矩阵构成。
串行接口（ C4I ）时钟的设备是4.096兆赫。
接收到的串行数据是通过对内部转换为并行格式
在一个128位的数据芯片串行 - 并行转换器和存储的顺序
内存。通过使用由该输入的8千赫帧脉冲复位内部计数器，
F0i,
将输入的串行数据流可以被诬陷和AD-顺序
穿着。
描述：
该IDT728981是ST- BUS
通过受控兼容数字交换机
微处理器。该IDT728981可以处理多达128个， 64千比特/秒的输入
和输出通道。这些128路分为4个串行输入和
.UNCTIONAL框图
C4i
F0i
V
CC
GND
ODE
定时
单位
RX0
RX1
RX2
RX3
输出MUX
TX0
接受
串行数据
流
数据
内存
控制寄存器
连接
内存
发送
串行数据
流
TX1
TX2
TX3
微处理器接口
5703 drw01
DS
CS
R / W A 0 /
DTA
D0/
A5
D7
2001年1月
1
2001年集成设备技术有限公司
DSC-5703/1
IDT728981时隙交换
数字开关128 ×128
C
ommercial温度范围
PIN CON.IGURATION
DTA
DNC
(1)
DNC
(1)
DNC
(1)
DNC
(1)
DNC
(1)
ODE
RX1
DTA
RX2
RX0
ODE
TX0
RX0
RX1
TX0
TX1
TX2
指数
指数
44
41
39
43
42
38
40
37
36
2
35
44
43
42
41
RX3
V
CC
V
CC
V
CC
V
CC
V
CC
F0i
C4i
A
0
A
1
A
2
1
40
7
8
9
10
11
12
13
14
15
16
17
21
20
22
39
38
37
36
35
34
33
32
31
30
29
TX3
DNC
(1)
DNC
(1)
DNC
(1)
DNC
D
0
D
1
D
2
D
3
D
4
(1)
RX3
V
CC
V
CC
V
CC
V
CC
V
CC
F0i
C4i
A
0
A
1
A
2
34
6
4
5
3
DNC
(1)
RX2
TX1
TX2
1
2
3
4
5
6
7
8
9
10
11
12
15
17
13
14
18
16
19
20
21
22
33
32
31
30
29
28
27
26
25
24
23
TX3
DNC
(1)
DNC
(1)
DNC
(1)
DNC
(1)
GND
D
0
D
1
D
2
D
3
D
4
GND
23
24
25
26
18
19
27
28
DTA
5703 drw02
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
5703 drw04
DNC
(1)
CS
D
7
D
6
DNC
(1)
DS
读/写
D
5
A
3
A
4
A
5
DNC
(1)
5703 drw03
DNC
(1)
D
7
D
6
DS
读/写
CS
D
5
A
3
A
4
A
5
DNC
(1)
RX0
RX1
RX2
ODE
TX0
TX1
TX2
TX3
DNC
(1)
DNC
(1)
DNC
(1)
DNC
(1)
GND
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
CS
PLCC ： 0.05英寸球场上， 0.65英寸X 0.65英寸
（ J44-1 ，订货代码： J），
顶视图
RX3
V
CC
V
CC
V
CC
V
CC
V
CC
F0i
C4i
A
0
A
1
A
2
PQFP ： 0.80毫米间距， 10x10公厘
（ DB44-1 ，订货代码： DB）
顶视图
注意：
1. DNC - 不连接
A
3
A
4
A
5
DS
读/写
引脚说明
符号
GND
V
CC
塑料DIP ： 0.10英寸球场上， 2.05英寸X 0.60英寸
（ P40-1 ，订货代码： P）
顶视图
名字
地面上。
V
CC
数据确认
（漏极开路）
RX输入0至3
帧脉冲
时钟
地址0-5
数据选通
读/写
芯片选择
数据总线0-7
TX输出03
（三态输出）
输出驱动器启用
I / O
描述
地轨。
+5.0伏电源。
此低电平有效输出表明数据总线传输完成。一个上拉电阻，需要在此
输出。
串行数据输入流。这些流有32个通道以2.048 Mb / s的数据传输速率。
该输入识别格式化为ST- BUS帧同步信号
特定连接的阳离子。
4.096 MHz的串行时钟输入和输出数据流的数据移位。
这些行提供的地址IDT728981内部寄存器。
这是输入用于微处理器接口上的活性高数据选通。该输入与操作
CS
以使内部读和写产生。
此输入控制的数据总线（ D0-D7 ）的过程中的微处理器存取的方向。
低电平输入使微处理器读取或控制寄存器或内部存储器的写操作。
这些引脚提供对数据的微处理器访问内部控制寄存器。连接存储器高，
连接存储空间不足和数据存储。
串行数据输出流。这些流是由32个， 64千比特/秒信道在2.048 Mb / s的数据速率。
这是一个输出使能对TX0-3串行输出。如果此输入为低电平， TX0-3是高阻抗。如果这是
高电平时，每个信道可以仍然通过软件控制投入高阻抗。
2
DTA
RX0-3
O
I
I
I
I
I
I
I
I / O
O
I
F0i
C4i
A0-A5
DS
读/写
CS
D0-D7
TX0-3
ODE
IDT728981时隙交换
数字开关128 ×128
C
ommercial温度范围
模式，如：处理器模式或连接模式和输出驱动器
启用或三态状态。
输出驱动使能（ ODE ）
该ODE引脚是主三态输出控制引脚。如果输入ODE
保持低不顾一切的TX输出将被置于高阻抗
连接存储器高编程。然而，如果ODE是HIGH时，内容
连接内存高控制在每个通道的基础上的输出状态。
DELAY THROUGH THE IDT728981
的信息从所输入的串行数据流传输到输出串行
在通过该装置的延迟数据流的结果。通过IDT728981延迟
装置根据输入和输出流和所述的组合而变化
从通道流中运动的通道。上接收的输入数据
流必须首先被存储在数据存储器中，然后再发送出去。
作为信息进入IDT728981它必须首先通过一个内部
串行 - 并行转换器。同样地，数据离开该设备之前，它必须
通过内部并行 - 串行转换器。此数据制剂
在所述框架上的信道定位的效果紧接
传入帧主要数据不能在同一时隙离开。因此，
即信息是在相同的信道位置的信息输出
被输入时，相对于框架的脉冲，将在下一帧输出。
无论是在后跟随的时隙的信息可以被输出
信息进入IDT728981取决于其接收流的通道
信息进入上并TX流信息上留下。这是
致的顺序输入流信息被放置到数据存储器
并在其中流信息的顺序进行排队以便输出。表1示出
允许的输入/输出数据流的组合的至少两个信道的延迟。
.UNCTIONAL说明（续）
数据是在串行数据流的输出可能有两个来源：数据
内存或连接内存。连接内存为16位宽，
被分成两个8位的块，连接内存HIGH和连接
存储空间不足。在连接内存每个位置都与一个关联
在输出流特定信道，以便提供一对一的correspon-
连接和数据存储器之间置信。这种对应关系可以
对于每个通道控制每个TX输出流。
在处理器模式，在TX数据输出取自连接
内存低和源自微处理器（图2） 。凡在
连接模式（图1） ，数据从数据存储器用的地址读
在连接内存。去往特定信道的串行数据
以前的信道时隙期间输出流读取，以便有时间
存储器访问和内部并行 - 串行转换。
连接方式
在连接模式下，输入源的地址，所有输出通道
被存储在连接存储器低位。连接内存不足
位置被映射到相应的8位×32个通道输出。内容
在选定地址的数据存储器的，然后转移到并联
到串行转换器。通过具有输出信道来指定输入信道
通过连接存储器，输入通道可以被广播到多个
输出通道。
处理器模式
在处理器模式的CPU将数据写入到特定的连接内存低
它们的位置是在TX的输出流。的内容
连接存储器低位传送到并行 - 串行转换器1
信道是前向输出与被发送的每个帧的输出，直到
它由CPU改变。
控制
连接存储器高位位（表4）控制每通道
在IDT728981可用的功能。输出通道选择到具体的
输入
0
1
输出流
1,2,3
3
RX
接受
串行数据
流
数据
内存
连接
内存
表1.输入流输出流的组合，可以提供的
最小的2通道延时
发送
串行数据
流
TX
5703 drw05
图1.连接模式
A5 A4 A3 A2 A1 A0
0
1
1
1
·
1
1
X
0
0
十六进制地址
00-1F
20
21
位置
控制寄存器
(1)
通道0
(2)
通道1
(2)
X
0
0
X
0
0
0
0
0
0
0
1
接受
串行数据
流
数据
内存
连接
内存
发送
串行数据
流
TX
1
1
1
1
1
3F
通道31
(2)
5703 drw06
微处理器
注意事项：
1.写入控制寄存器是唯一快速的交易。
2.内存和数据流是由控制寄存器中的内容指定。
表2.地址映射
图2.处理器模式
3
IDT728981时隙交换
数字开关128 ×128
C
ommercial温度范围
如果PE为低电平，则bit 2和0的每个连接内存的高位置运行
正常。在这种情况下，如果CMH的第2位为高电平时，相关联的TX输出
通道在处理器模式。如果CMH的第2位是低，则内容
CML的定义时隙的源信息（数据流和信道），该
要被切换到输出。
如果ODE的输入引脚为低电平，则所有的串行输出是高阻抗。
如果ODE为高电平，则bit 0 （输出使能）的CMH位置让（若为高电平）
或禁用（如果LOW ）输出流和渠道。
初始化IDT728981的
在初始化或上电，连接存储器高的内容
可以在任何状态。这是一个潜在的危险情况时，多个TX
输出端被连接在一起，以形成矩阵。该ODE引脚应在保持低
电时保持所有输出处于高阻抗状态，直到内容
在CMH的编程。
在微处理器的初始化程序中，微处理器应
计划，通过矩阵所需的活动路径，并把所有其他渠道
成为高阻抗状态。应注意，没有两个连接的TX
同时输出驱动总线。与CMH设置，微处理器
控制矩阵可以把ODE信号高放弃高
阻抗状态控制到连接内存最高位输出。
SO.TWARE控制
如果A5地址线输入为低电平时， IDT728981内部控制
寄存器寻址。如果A5的输入信号为高电平，那么剩下的地址输入
行用于选择每个输入或输出流的32个可能信道。该
地址控制寄存器的输入线和所述数据流的地址位（ STA）的
给选择IDT728981数据的所有位置的用户的能力和
连接的回忆。该IDT728981存储器映射被示于表
2和图3所示。
在控制寄存器（表3）的数据由存储器选择和
流地址位，拆分内存和处理器模式位。斯普利特内存
模式（第7位控制寄存器的）读取从数据存储和写入
对所指定的存储器选择位的连接内存（ 4位
3控制寄存器和） 。内存选择位允许连接
内存高或低或数据存储器进行选择，而流
地址位定义相应的输入或内部存储器小节
输出流。
处理器使能位（第6位）放置每个输出信道的每
在处理器模式输出流;即连接内存中的内容
低（ CML ，见表5） ）是在TX的输出流输出每帧一次
除非ODE输入引脚为低电平。如果PE位为高电平，则IDT728981行为
仿佛位2 （通道源）和0 （输出使能），每个连接的
高内存（CMH ）的位置被设置为HIGH ，无论实际价值的。
控制寄存器
CR
b
7
CR
b
6
CR
b
5
CR
b
4
CR
b
3
CR
b
2
CR
b
1
CR
b
0
控制寄存器只能访问时， A5 = 0 。
所有其他地址位不起作用时， A5 = 0 。
当A5 = 1时，只有32个字节是随机accessable
通过A0 -A4在任何一个瞬间。这32个字节是
访问的是由CRb0 -CRb4的状态决定。
该32个字节关联到32信道的一个ST-总线
流。
CR
b
4
0
1
1
CR
b
3
1
0
1
连接存储器高
连接内存不足
数据存储器
通道0
通道0
通道0
通道0
通道1
通道1
通道1
通道1
通道2
通道2
通道2
通道2
通道31
通道31
通道31
通道31
CR
b
1
0
0
1
1
CR
b
0流
0
1
0
1
0
1
2
3
100000
100001
100010
111111
外部地址位
A5-A0
5703 drw07
图3.地址映射
4
IDT728981时隙交换
数字开关128 ×128
C
ommercial温度范围
模式控制
位
内存选择
流地址
（未使用）
位
（未使用）
位
7
6
5
4
3
2
1
0
位
7
名字
SM （分割记忆）
描述
当1 ，所有后续读取从数据存储和写入是连接存储空间不足，除
当控制寄存器再次访问。当0 ，内存选择位指定内存
操作。在两种情况下，数据流地址位选择哪个是可用的存储器的子部分。
1时，连接内存低的内容是对串行输出数据流输出时除外ODE
销为低。当0时，连接内存位每通道确定哪些是输出。
未使用
0-0 - 未使用。
0-1 - 数据存储器（仅由微处理器端口读）
1-0 - 连接存储空间不足
1-1 - 连接内存为高
未使用
表示二进制符号对这些位的数量指的是对应于输入或输出流
内存款订立的后续操作访问。
表3.控制寄存器配置
6
5
4-3
PE （处理器模式）
MS1-MS0
（存储器选择位）
2
1-0
STA1-0
（流地址位）
没有相应的内存
- 这些位给出0 ，如果读
CS
（未使用）
OE
7
6
5
4
3
2
1
0
位
2
名字
CS （通道源）
描述
1时，相应位置的连接内存低的内容是在该位置的通道输出
和流。当0时，在连接存储空间不足行为的相应位置的内容作为地址
数据存储器，并确定连接到该地点的信道和流源。
未使用
如果ODE引脚为高电平和控制寄存器第6位是0 ，那么这个位使能位置的输出驱动器
通道和数据流。这使得个人渠道对个人流进行高阻抗，使
开关矩阵来构造。 A 1 ，驱动程序和0禁止。
表4.连接内存高寄存器
1
0
OE （输出使能）
流地址
（未使用）
位
通道地址位
7
6
5
4
3
2
1
0
位
7
名字
未使用
描述
表示二进制符号对这些2比特的数量是该流的连接的源的数目。
第6位是最显著位，例如，如果第6位是1时，第5位是0，则连接的源是在RX2的一个信道。
表达这些5位二进制符号的数量是信道的数目是的源
连接（其中，所述信道在于由比特7,6和5中定义的数据流） 。第4位是最显著位，例如，如果第4位
为1时，第3位是0 ，第2位是0，位1是1和0位是1，则该连接的源是信道19 。
6-5
(1)
流地址位
4-0
(1)
通道地址位
注意：
1.如果相应的连接位置高的第2位为1或的控制寄存器的第6位是1，则这整个8位是与相关联的信道和数据流上的输出
这个位置。否则，该位用于指示来定义它是与该位置相关联的信道和数据流上的输出连接的源极。
表5.连接内存低寄存器
5
QQ：2881677436 复制
