【双CMOS SyncFIFO 集成设备技术有限公司IDT72801IDT72811IDT72821I】,IC型号IDT72841L35PF,IDT72841L35PF PDF资料,IDT72841L35PF经销商,ic,电子元器件-51电子网

双CMOS SyncFIFO

集成设备技术有限公司

IDT72801

IDT72811

IDT72821

IDT72831

IDT72841

产品特点：

在72801相当于两个72201 256 ×9的FIFO

在72811相当于两个72211 512× 9的FIFO

在72821相当于两个72221 1024× 9的FIFO

在72831相当于两个72231 2048 ×9的FIFO

在72841相当于两个72241 4096 ×9的FIFO

提供大容量，高速率的最佳组合，

设计灵活，占地面积小

适用于优先级，双向和宽度扩大

应用

15纳秒读取/写入周期时间七万二千八百十一分之七万二千八百零一

20纳秒读取/写入周期时间为72821/72831/72841

独立的控制线和数据线的每个FIFO

独立的空，满，可编程几乎空的，

几乎全旗每个FIFO

启用使高阻抗状态输出数据线

节省空间的64引脚薄型四方扁平封装（ TQFP ）

工业级温度范围（ -40

C至+ 85

C）是可用

能，测试军事电气规范

描述：

72801/72811/72821/72831/72841是双同步

（时钟）的FIFO 。该装置在功能上相当于两个

72201/72211/72221/72231/72241的FIFO在一个单一的包

与所有相关的控制，数据和标志分配给线

独立的引脚。

每两个FIFO的（指定FIFO A和FIFO B）

包含在72801/72811/72821/72831/72841具有9-

位输入数据端口（ DA0 - DA8 ）， DB0 - DB 8 ）和一个9位的输出

数据端口（ QA0 - QA8 ， QB0 - QB8 ）。每个输入端口

通过一个自由运行的时钟（ WCLKA ， WCLKB ），和两个被控制

写使能引脚（

WENA1

， WENA2 ，

WENB1

， WENB2 ）。数据

写入每两个阵列上的每个时钟上升沿

写时钟（ WCLKA WCLKB ）时，相应的

写使能引脚被置位。

每个FIFO库的输出端口通过控制其

相关的时钟引脚（ RCLKA ， RCLKB ）和两个读使能

销（

RENA1

RENA2

RENB1

RENB2

）。读时钟可以

被捆绑到写时钟为单一时钟操作或两个

时钟可以运行一个异步双时钟的另一

操作。输出使能引脚（

OEA

OEB

）被设置在

阅读每个FIFO的三态输出控制端口。

每两个FIFO中有2个固定标志，空（

全民教育

EFB

)

和全速（

FFA

FFB

）。两个可编程的标志，几乎空

(

PAEa

PAEB

），并几乎完全（

PAFA

PAFB

），提供了用于

GND

FFA

全民教育

OEA

RENA

RCLKA

RENA

引脚配置

WENA

LDA

WCLKA

WENA

RSA

PAFA

PAEa

WENB

六味地黄丸

WCLKB

WENB

RSB

PN64-1

TQFP ，

顶视图

FFB

EFB

OEB

RENB

RCLKB

RENB

GND

QB0

PAEB

PAFB

3034 DRW 01

SyncFIFO是商标和IDT标志是集成设备技术，Inc.的注册商标。

商业级温度范围

1996

集成设备技术公司

有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。

1996年11月

DSC-3034/1

5.15

72801/72811/72821/72831/72841双CMOS SyncFIFO

256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9和4096 ×9

商业级温度

每个FIFO的银行，以提高内存的利用率。如果不是亲

编程，可编程标志缺省为空+ 7，用于

PAEa

和

PAEB

和全7为

PAFA

和

PAFB

该72801/72811/72821/72831/72841架构可支援

本身很多灵活的配置，如：

2级优先级的数据缓冲

双向操作

宽度扩大

深度扩张

该FIFO采用IDT的高性能子制造

微米CMOS技术。

功能框图

WCLKA

- DA

WENA2

WENB2

WCLKB

- DB

输入寄存器

偏移寄存器

输入寄存器

偏移寄存器

写控制

逻辑

RAM阵列

256 x 9,

512 x 9, 1024 x 9,

2048 x 9, 4096 x 9

旗

逻辑

写控制

逻辑

RAM阵列

256 x 9,

512 x 9, 1024 x 9,

2048 x 9, 4096 x 9

旗

逻辑

写指针

读指针

写指针

读指针

读控制

逻辑

读控制

逻辑

输出寄存器

复位逻辑

输出寄存器

- 质量评价

RCLKA

- QB

RCLKB

3034 DRW 01A

5.15

72801/72811/72821/72831/72841双CMOS SyncFIFO

256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9和4096 ×9

商业级温度

引脚说明

该七万二千八百十一分之七万二千八百零一/七万二千八百三十一分之七万二千八百二十一/ 72841s两个FIFO ，简称

作为FIFO A和FIFO B，在各方面都相同。该

下面的描述中定义的输入和输出信号为

A.先进先出的FIFO B相应的信号名称

括号中提供。

符号

-D

名称I / O

A数据输入

B数据输入

RESET

描述

9比特的数据输入到RAM阵列A.

9比特的数据输入到RAM阵列B.

当

RSA

(

RSB

）被置低，相关的内部读取和写入数组A （B的指针）是

设置为所述第一位置;

FFA

(

FFB

）和

PAFA

(

PAFB

）走高，

PAEa

(

PAEB

）和

全民教育

(

EFB

)

变低。上电后， FIFO的A和B两者的重置初始写之前是必需的。

数据在WCLKA （ WCLKB ）的低到高的转变写入FIFO A（B ）时，

写使能（多个）被断言。

如果FIFO A（ B）被配置为具有可编程的标志，

WENA1

(

WENB1

）是唯一的写

使能引脚，可以被使用。当

WENA1

(

WENB1

）为低时，数据A （B）中被写入到

FIFO每低到高的跳变WCLKA （ WCLKB ）。如果FIFO被配置成

有两个写使能，

WENA1

(

WENB1

）必须是低和WENA2 （ WENB2 ）必须为高电平

将数据写入到FIFO。数据将不被写入到FIFO中，如果

FFA

(

FFB

）是低的。

FIFO A（ B）复位时被配置为拥有两个写使能或可编程标志。如果

LDA

(

六味地黄丸

）为高电平复位时，该引脚用作第二个写使能。如果WENA2 /

LDA

(WENB2/

六味地黄丸

）为低电平复位时该引脚用作控制加载和读取程序

梅布尔标志补偿其相应的阵列。如果FIFO被配置成具有两个写使能

WENA1

(

WENB1

）必须为低和WENA2 （ WENB2 ）必须为高电平，以将数据写入到FIFO中

A（B ）。数据将不会被写入FIFO A（B ）如果

FFA

(

FFB

）为LOW 。如果FIFO被配置成

具有可编程的标志，

LDA

(

六味地黄丸

）保持低电平写入或读取的可编程标志

偏移。

从RAM阵列A 9位数据输出

从RAM阵列B的9位数据的输出

数据从FIFO A（ B）对RCLKA （ RCLKB ）由低到高的跳变，当读

RENA1

(

RENB1

）和

RENA2

(

RENB2

）的断言。

RSA

RSB

WCLKA

WCLKB

写时钟

写使能1

WENA1

WENB1

WENA2/

LDA

WENB2/

六味地黄丸

写使能2 /

负载

-Q

RCLKA

RCLKB

A数据输出

B数据输出

读时钟

读使能1

RENA1

RENB1

RENA2

RENB2

OEA

OEB

全民教育

EFB

PAEa

PAEB

PAFA

PAFB

FFA

FFB

GND

当

RENA1

(

RENB1

）和

RENA2

(

RENB2

）低，数据从FIFO A（B ）每读

的RCLKA （ RCLKB ）低到高的跳变。数据不会从数组A （B ）如果读

全民教育

(

EFB

）是低的。

当

RENA1

(

RENB1

）和

RENA2

(

RENB2

）低，数据从FIFO A（B ）上阅读

的RCLKA （ RCLKB ）每低到高的跳变。数据不会从数组A （B ）如果读

该

全民教育

（EFB ）是低电压。

读使能2

OUTPUT ENABLE

空标志

当

OEA

(

OEB

）为低电平时，输出

-D

）是活动的。如果

OEA

(

OEB

）为高电平，则

输出

-D

）将处于高阻抗状态。

当

全民教育

(

EFB

）为低电平时， FIFO中A（B）是空的，并从输出被进一步的数据读出

抑制。当

全民教育

(

EFB

）为高电平， FIFO A（B ）不为空。

全民教育

(

EFB

）被同步到

RCLKA （ RCLKB ）。

当

PAEa

(

PAEB

）为低电平时， FIFO A（B ）几乎是空白的基础上偏移编入

相应的偏移寄存器。默认的复位偏移空+ 7 。

PAEa

(

PAEB

）是同步

认列之于RCLKA （ RCLKB ）。

当

PAFA

(

PAFB

）为低电平时， FIFO中A（B）是几乎全基于所述偏移编程到

适当偏移寄存器。默认的复位偏移量是全7 。

PAFA

(

PAFB

）同步

以WCLKA （ WCLKB ）。

当

FFA

(

FFB

）为低电平时， FIFO中A（B）是完全和进一步的数据写入到输入被禁止。

当

FFA

(

FFB

）为高电平， FIFO A（ B）是不完整的。

FFA

(

FFB

）被同步到WCLKA

（ WCLKB ）。

+ 5V电源引脚。

0V的接地引脚。

3034 TBL 01

可编程

几乎空

旗

可编程

几乎满标志

满标志

动力

地

5.15

72801/72811/72821/72831/72841双CMOS SyncFIFO

256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9和4096 ×9

商业级温度

绝对最大额定值

(1)

符号评级

与端电压

TERM

对于GND

工作温度

在偏置温度

BIAS

英镑

OUT

储存温度

直流输出电流

-0.5到+7.0

0至+70

-55到+125

单位

°C

3034 TBL 02

推荐工作条件

符号

GND

参数

电源电压

输入高电压

输入低电压

分钟。

4.5

2.0

—

典型值。

5.0

—

马克斯。

5.5

—

0.8

单位

3034 TBL 03

注意：

1.强调超过绝对最大额定值

可能对器件造成永久性损坏。这是一个额定值

该器件在这些或任何其它的条件和功能操作

以上这些表明，在业务部门的规格是不是

暗示。暴露在绝对最大额定值条件下工作

期间可能会影响其可靠性。

电容

= + 25 ° C，F = 1.0MHz的）

符号

(2)

参数

输入电容

输出电容

条件

= 0V

OUT

= 0V

马克斯。

单位

3034 TBL 04

OUT

(1,2)

注意：

1.输出取消（

OEA

OEB

=高）。

DC电气特性

（商业： V

= 5V

10%, T

= 0 ° C至+ 70 ° C）

IDT72801

IDT72811

CLK

= 15 ， 20 ， 25 ，为35ns

典型值。

—

符号

(1)

(2)

(3)

参数

输入漏电流（任何输入）

输出漏电流

输出逻辑“1”的电压，I

= -2毫安

输出逻辑“ 0 ”电压，I

= 8毫安

有源电源电流

分钟。

–1

–10

2.4

—

马克斯。

–1

—

0.4

270

单位

3034 TBL 05

IDT72821

IDT72831

IDT72841

CLK

= 20 ， 25 ， 35纳秒

典型值。

—

符号

(1)

(2)

(3)

参数

输入漏电流（任何输入）

输出漏电流

输出逻辑“1”的电压，I

= -2毫安

输出逻辑“ 0 ”电压，I

= 8毫安

有源电源电流

分钟。

–1

–10

2.4

—

马克斯。

–1

—

0.4

300

单位

3034 TBL 06

注意事项：

1.测量0.4

≤

VIN

≤

VCC 。

2. OEA ， OEB

≥

VIH ， 0.4

≤

VOUT

≤

VCC 。

3.测量均采用输出打开。经测试，在f

CLK

= 20MHz的。

ICC限制同时使用的FIFO两岸时才可用。

5.15

72801/72811/72821/72831/72841双CMOS SyncFIFO

256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9和4096 ×9

商业级温度

AC电气特性

（商业： V

= 5V

10%, T

= 0 ° C至+ 70 ° C）

IDT72801L12 IDT72801L15 IDT72801L20 IDT72801L25 IDT72801L35

IDT72811L12 IDT72811L15 IDT72811L20 IDT72811L25 IDT72811L35

IDT72821L12 IDT72821L15 IDT72821L20 IDT72821L25 IDT72821L35

IDT72831L12 IDT72831L15 IDT72831L20 IDT72831L25 IDT72831L35

IDT72841L12 IDT72841L15 IDT72841L20 IDT72841L25 IDT72841L35

符号

CLK

CLKH

CLKL

ENS

ENH

RSS

RSR

RSF

OLZ

OHZ

WFF

REF

PAF

PAE

参数

时钟周期频率

数据访问时间

时钟周期时间

时钟高电平时间

时钟低电平时间

数据建立时间

数据保持时间

使建立时间

能保持时间

复位脉冲宽度

(1)

复位建立时间

复位恢复时间

重置为标志的时间和输出时间

输出使能，以在低Z输出

(2)

输出使能到输出有效

输出使能到输出的

写时钟为全旗

读时钟为空标志

写时钟可编程

几乎满标志

读时钟可编程

几乎空标志

SKEW1

阅读之间的偏移时间

时钟和写时钟

对空标志和满标志

SKEW2

之间的读时钟偏移时间

和写时钟的可编程

几乎空标志和

可编程几乎满标志

注意事项：

1.脉冲宽度小于最小值是不允许的。

2.价值由设计保证，目前尚未进行测试。

分钟。马克斯。

—

83.3

—

分钟。马克斯。

—

66.7

—

分钟。马克斯。

—

分钟。马克斯。

—

分钟。马克斯。单位

—

28.6兆赫

—

高-Z

(2)

—

3034 TBL 07

1.1K

AC测试条件

在脉冲电平

输入上升/下降时间

输入定时基准水平

输出参考电平

输出负载

GND到3.0V

3ns

1.5V

见图1

3034 TBL 08

D.U.T.

680

30pF*

3034 DRW 03

或等效电路

图1.输出负载

*包括夹具和范围电容。

5.15

双CMOS SyncFIFO

集成设备技术有限公司

IDT72801

IDT72811

IDT72821

IDT72831

IDT72841

产品特点：

在72801相当于两个72201 256 ×9的FIFO

在72811相当于两个72211 512× 9的FIFO

在72821相当于两个72221 1024× 9的FIFO

在72831相当于两个72231 2048 ×9的FIFO

在72841相当于两个72241 4096 ×9的FIFO

提供大容量，高速率的最佳组合，

设计灵活，占地面积小

适用于优先级，双向和宽度扩大

应用

15纳秒读取/写入周期时间七万二千八百十一分之七万二千八百零一

20纳秒读取/写入周期时间为72821/72831/72841

独立的控制线和数据线的每个FIFO

独立的空，满，可编程几乎空的，

几乎全旗每个FIFO

启用使高阻抗状态输出数据线

节省空间的64引脚薄型四方扁平封装（ TQFP ）

工业级温度范围（ -40

C至+ 85

C）是可用

能，测试军事电气规范

描述：

72801/72811/72821/72831/72841是双同步

（时钟）的FIFO 。该装置在功能上相当于两个

72201/72211/72221/72231/72241的FIFO在一个单一的包

与所有相关的控制，数据和标志分配给线

独立的引脚。

每两个FIFO的（指定FIFO A和FIFO B）

包含在72801/72811/72821/72831/72841具有9-

位输入数据端口（ DA0 - DA8 ）， DB0 - DB 8 ）和一个9位的输出

数据端口（ QA0 - QA8 ， QB0 - QB8 ）。每个输入端口

通过一个自由运行的时钟（ WCLKA ， WCLKB ），和两个被控制

写使能引脚（

WENA1

， WENA2 ，

WENB1

， WENB2 ）。数据

写入每两个阵列上的每个时钟上升沿

写时钟（ WCLKA WCLKB ）时，相应的

写使能引脚被置位。

每个FIFO库的输出端口通过控制其

相关的时钟引脚（ RCLKA ， RCLKB ）和两个读使能

销（

RENA1

RENA2

RENB1

RENB2

）。读时钟可以

被捆绑到写时钟为单一时钟操作或两个

时钟可以运行一个异步双时钟的另一

操作。输出使能引脚（

OEA

OEB

）被设置在

阅读每个FIFO的三态输出控制端口。

每两个FIFO中有2个固定标志，空（

全民教育

EFB

)

和全速（

FFA

FFB

）。两个可编程的标志，几乎空

(

PAEa

PAEB

），并几乎完全（

PAFA

PAFB

），提供了用于

GND

FFA

全民教育

OEA

RENA

RCLKA

RENA

引脚配置

WENA

LDA

WCLKA

WENA

RSA

PAFA

PAEa

WENB

六味地黄丸

WCLKB

WENB

RSB

PN64-1

TQFP ，

顶视图

FFB

EFB

OEB

RENB

RCLKB

RENB

GND

QB0

PAEB

PAFB

3034 DRW 01

SyncFIFO是商标和IDT标志是集成设备技术，Inc.的注册商标。

商业级温度范围

1996

集成设备技术公司

有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。

1996年11月

DSC-3034/1

5.15

72801/72811/72821/72831/72841双CMOS SyncFIFO

256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9和4096 ×9

商业级温度

每个FIFO的银行，以提高内存的利用率。如果不是亲

编程，可编程标志缺省为空+ 7，用于

PAEa

和

PAEB

和全7为

PAFA

和

PAFB

该72801/72811/72821/72831/72841架构可支援

本身很多灵活的配置，如：

2级优先级的数据缓冲

双向操作

宽度扩大

深度扩张

该FIFO采用IDT的高性能子制造

微米CMOS技术。

功能框图

WCLKA

- DA

WENA2

WENB2

WCLKB

- DB

输入寄存器

偏移寄存器

输入寄存器

偏移寄存器

写控制

逻辑

RAM阵列

256 x 9,

512 x 9, 1024 x 9,

2048 x 9, 4096 x 9

旗

逻辑

写控制

逻辑

RAM阵列

256 x 9,

512 x 9, 1024 x 9,

2048 x 9, 4096 x 9

旗

逻辑

写指针

读指针

写指针

读指针

读控制

逻辑

读控制

逻辑

输出寄存器

复位逻辑

输出寄存器

- 质量评价

RCLKA

- QB

RCLKB

3034 DRW 01A

5.15

72801/72811/72821/72831/72841双CMOS SyncFIFO

256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9和4096 ×9

商业级温度

引脚说明

该七万二千八百十一分之七万二千八百零一/七万二千八百三十一分之七万二千八百二十一/ 72841s两个FIFO ，简称

作为FIFO A和FIFO B，在各方面都相同。该

下面的描述中定义的输入和输出信号为

A.先进先出的FIFO B相应的信号名称

括号中提供。

符号

-D

名称I / O

A数据输入

B数据输入

RESET

描述

9比特的数据输入到RAM阵列A.

9比特的数据输入到RAM阵列B.

当

RSA

(

RSB

）被置低，相关的内部读取和写入数组A （B的指针）是

设置为所述第一位置;

FFA

(

FFB

）和

PAFA

(

PAFB

）走高，

PAEa

(

PAEB

）和

全民教育

(

EFB

)

变低。上电后， FIFO的A和B两者的重置初始写之前是必需的。

数据在WCLKA （ WCLKB ）的低到高的转变写入FIFO A（B ）时，

写使能（多个）被断言。

如果FIFO A（ B）被配置为具有可编程的标志，

WENA1

(

WENB1

）是唯一的写

使能引脚，可以被使用。当

WENA1

(

WENB1

）为低时，数据A （B）中被写入到

FIFO每低到高的跳变WCLKA （ WCLKB ）。如果FIFO被配置成

有两个写使能，

WENA1

(

WENB1

）必须是低和WENA2 （ WENB2 ）必须为高电平

将数据写入到FIFO。数据将不被写入到FIFO中，如果

FFA

(

FFB

）是低的。

FIFO A（ B）复位时被配置为拥有两个写使能或可编程标志。如果

LDA

(

六味地黄丸

）为高电平复位时，该引脚用作第二个写使能。如果WENA2 /

LDA

(WENB2/

六味地黄丸

）为低电平复位时该引脚用作控制加载和读取程序

梅布尔标志补偿其相应的阵列。如果FIFO被配置成具有两个写使能

WENA1

(

WENB1

）必须为低和WENA2 （ WENB2 ）必须为高电平，以将数据写入到FIFO中

A（B ）。数据将不会被写入FIFO A（B ）如果

FFA

(

FFB

）为LOW 。如果FIFO被配置成

具有可编程的标志，

LDA

(

六味地黄丸

）保持低电平写入或读取的可编程标志

偏移。

从RAM阵列A 9位数据输出

从RAM阵列B的9位数据的输出

数据从FIFO A（ B）对RCLKA （ RCLKB ）由低到高的跳变，当读

RENA1

(

RENB1

）和

RENA2

(

RENB2

）的断言。

RSA

RSB

WCLKA

WCLKB

写时钟

写使能1

WENA1

WENB1

WENA2/

LDA

WENB2/

六味地黄丸

写使能2 /

负载

-Q

RCLKA

RCLKB

A数据输出

B数据输出

读时钟

读使能1

RENA1

RENB1

RENA2

RENB2

OEA

OEB

全民教育

EFB

PAEa

PAEB

PAFA

PAFB

FFA

FFB

GND

当

RENA1

(

RENB1

）和

RENA2

(

RENB2

）低，数据从FIFO A（B ）每读

的RCLKA （ RCLKB ）低到高的跳变。数据不会从数组A （B ）如果读

全民教育

(

EFB

）是低的。

当

RENA1

(

RENB1

）和

RENA2

(

RENB2

）低，数据从FIFO A（B ）上阅读

的RCLKA （ RCLKB ）每低到高的跳变。数据不会从数组A （B ）如果读

该

全民教育

（EFB ）是低电压。

读使能2

OUTPUT ENABLE

空标志

当

OEA

(

OEB

）为低电平时，输出

-D

）是活动的。如果

OEA

(

OEB

）为高电平，则

输出

-D

）将处于高阻抗状态。

当

全民教育

(

EFB

）为低电平时， FIFO中A（B）是空的，并从输出被进一步的数据读出

抑制。当

全民教育

(

EFB

）为高电平， FIFO A（B ）不为空。

全民教育

(

EFB

）被同步到

RCLKA （ RCLKB ）。

当

PAEa

(

PAEB

）为低电平时， FIFO A（B ）几乎是空白的基础上偏移编入

相应的偏移寄存器。默认的复位偏移空+ 7 。

PAEa

(

PAEB

）是同步

认列之于RCLKA （ RCLKB ）。

当

PAFA

(

PAFB

）为低电平时， FIFO中A（B）是几乎全基于所述偏移编程到

适当偏移寄存器。默认的复位偏移量是全7 。

PAFA

(

PAFB

）同步

以WCLKA （ WCLKB ）。

当

FFA

(

FFB

）为低电平时， FIFO中A（B）是完全和进一步的数据写入到输入被禁止。

当

FFA

(

FFB

）为高电平， FIFO A（ B）是不完整的。

FFA

(

FFB

）被同步到WCLKA

（ WCLKB ）。

+ 5V电源引脚。

0V的接地引脚。

3034 TBL 01

可编程

几乎空

旗

可编程

几乎满标志

满标志

动力

地

5.15

72801/72811/72821/72831/72841双CMOS SyncFIFO

256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9和4096 ×9

商业级温度

绝对最大额定值

(1)

符号评级

与端电压

TERM

对于GND

工作温度

在偏置温度

BIAS

英镑

OUT

储存温度

直流输出电流

-0.5到+7.0

0至+70

-55到+125

单位

°C

3034 TBL 02

推荐工作条件

符号

GND

参数

电源电压

输入高电压

输入低电压

分钟。

4.5

2.0

—

典型值。

5.0

—

马克斯。

5.5

—

0.8

单位

3034 TBL 03

注意：

1.强调超过绝对最大额定值

可能对器件造成永久性损坏。这是一个额定值

该器件在这些或任何其它的条件和功能操作

以上这些表明，在业务部门的规格是不是

暗示。暴露在绝对最大额定值条件下工作

期间可能会影响其可靠性。

电容

= + 25 ° C，F = 1.0MHz的）

符号

(2)

参数

输入电容

输出电容

条件

= 0V

OUT

= 0V

马克斯。

单位

3034 TBL 04

OUT

(1,2)

注意：

1.输出取消（

OEA

OEB

=高）。

DC电气特性

（商业： V

= 5V

10%, T

= 0 ° C至+ 70 ° C）

IDT72801

IDT72811

CLK

= 15 ， 20 ， 25 ，为35ns

典型值。

—

符号

(1)

(2)

(3)

参数

输入漏电流（任何输入）

输出漏电流

输出逻辑“1”的电压，I

= -2毫安

输出逻辑“ 0 ”电压，I

= 8毫安

有源电源电流

分钟。

–1

–10

2.4

—

马克斯。

–1

—

0.4

270

单位

3034 TBL 05

IDT72821

IDT72831

IDT72841

CLK

= 20 ， 25 ， 35纳秒

典型值。

—

符号

(1)

(2)

(3)

参数

输入漏电流（任何输入）

输出漏电流

输出逻辑“1”的电压，I

= -2毫安

输出逻辑“ 0 ”电压，I

= 8毫安

有源电源电流

分钟。

–1

–10

2.4

—

马克斯。

–1

—

0.4

300

单位

3034 TBL 06

注意事项：

1.测量0.4

≤

VIN

≤

VCC 。

2. OEA ， OEB

≥

VIH ， 0.4

≤

VOUT

≤

VCC 。

3.测量均采用输出打开。经测试，在f

CLK

= 20MHz的。

ICC限制同时使用的FIFO两岸时才可用。

5.15

72801/72811/72821/72831/72841双CMOS SyncFIFO

256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9和4096 ×9

商业级温度

AC电气特性

（商业： V

= 5V

10%, T

= 0 ° C至+ 70 ° C）

IDT72801L12 IDT72801L15 IDT72801L20 IDT72801L25 IDT72801L35

IDT72811L12 IDT72811L15 IDT72811L20 IDT72811L25 IDT72811L35

IDT72821L12 IDT72821L15 IDT72821L20 IDT72821L25 IDT72821L35

IDT72831L12 IDT72831L15 IDT72831L20 IDT72831L25 IDT72831L35

IDT72841L12 IDT72841L15 IDT72841L20 IDT72841L25 IDT72841L35

符号

CLK

CLKH

CLKL

ENS

ENH

RSS

RSR

RSF

OLZ

OHZ

WFF

REF

PAF

PAE

参数

时钟周期频率

数据访问时间

时钟周期时间

时钟高电平时间

时钟低电平时间

数据建立时间

数据保持时间

使建立时间

能保持时间

复位脉冲宽度

(1)

复位建立时间

复位恢复时间

重置为标志的时间和输出时间

输出使能，以在低Z输出

(2)

输出使能到输出有效

输出使能到输出的

写时钟为全旗

读时钟为空标志

写时钟可编程

几乎满标志

读时钟可编程

几乎空标志

SKEW1

阅读之间的偏移时间

时钟和写时钟

对空标志和满标志

SKEW2

之间的读时钟偏移时间

和写时钟的可编程

几乎空标志和

可编程几乎满标志

注意事项：

1.脉冲宽度小于最小值是不允许的。

2.价值由设计保证，目前尚未进行测试。

分钟。马克斯。

—

83.3

—

分钟。马克斯。

—

66.7

—

分钟。马克斯。

—

分钟。马克斯。

—

分钟。马克斯。单位

—

28.6兆赫

—

高-Z

(2)

—

3034 TBL 07

1.1K

AC测试条件

在脉冲电平

输入上升/下降时间

输入定时基准水平

输出参考电平

输出负载

GND到3.0V

3ns

1.5V

见图1

3034 TBL 08

D.U.T.

680

30pF*

3034 DRW 03

或等效电路

图1.输出负载

*包括夹具和范围电容。

5.15