并行双向FIFO
512 ×18 & 1024× 18
集成设备技术有限公司
IDT72511
IDT72521
产品特点：
两个并排侧为双向FIFO存储器阵列
数据传输
512 ×18位 - 512 ×18位（ IDT72511 ）
1024 ×18位 - 1024 ×18位（ IDT72521 ）
在端口A侧和B口侧18位数据总线
可为18至18位或36至36位的COM配置
通信
快速35ns的存取时间
完全可编程的标准微处理器接口
对于两者之间的直接数据传输内置旁路路径
端口
两个固定的标志，空和满的，为A到B和两个
B超来-A FIFO
两个可编程的标志，几乎空和几乎全部
每个FIFO
可编程偏移的标志可以被设置为在任何深度
FIFO
任何八个标志可分配给四个外部
FLAG引脚
灵活的重读/重写功能
6个通用可编程I / O引脚
标准DMA控制引脚用于数据交换
外设
68针PGA和PLCC封装
描述：
该IDT72511和IDT72521是高度集成的先入
增强先出存储器的处理器 - 处理器和
处理器与外围设备的通信。 IDT BiFIFOs英特
篦用于数据传输两个侧并排存储器阵列
两个方向。
该BiFIFOs有两个端口， A和B ，这两个都有
标准的微处理器接口。所有BiFIFO操作
从18位宽的端口A的控制端口B也18
位宽，并且可以被连接到另一个处理器或
外设控制器。该BiFIFOs有9位旁通路径
允许连接到端口A的设备来传递消息
直接向端口B的设备。
十大寄存器都可以通过端口A ，一个COM
命令寄存器，状态寄存器和8个配置
寄存器。
IDT的BiFIFO具有可编程的标志。每个FIFO
存储阵列有四个内部标志，空，几乎空，
几乎完全和完整，总共有8个内部标志。该
几乎空和几乎满标志的偏移量可以设置为任何
深度通过配置寄存器。这八间
纳尔标志可以被分配到任意的四个外部标记标签
（ FLG
A
-FLG
D
）通过一个配置寄存器。
端口B具有可编程I / O，重新读取/重写和DMA
功能。六个可编程I / O引脚通过操纵
简化的框图
18-Bit
FIFO
18-bits
数据
绕行
9-bits
18-bits
数据
PORT
A
18-Bit
FIFO
PORT
B
可编程
I / O逻辑
I / O
控制
处理器
接口
A
可编程
国旗逻辑
注册
处理器
接口
B
握手
接口
控制
FL AGS
DMA
2668 DRW 01
IDT标志是集成设备张婷婷， Inc.的注册商标。
军用和商用温度范围
1996
集成设备技术有限公司
1995年12月
DSC-2668/6
5.32
1
IDT72511/IDT72521
双向先入先出存储器
军用和商用温度范围
2配置寄存器。重读和重写控制
将读取或写入端口B数据块多次。该
BiFIFO有三个引脚， REQ ， ACK和CLK ，以控制DMA的
需要从端口B设备。
销刀豆网络gurations
11
10
09
08
07
06
05
04
03
02
01
A
D
B11
D
B9
GND
R
B
W
B
D
B7
D
B5
D
B3
D
B2
D
B13
D
B14
D
B17
FLG
B
FLG
D
D
B12
D
B15
FLG
A
FLG
C
D
B10
D
B8
GND
V
CC
D
B16
D
B6
D
B4
D
B13
CLK REQ RER R / W
A
PIO
0
D
B1
D
B0
B
ACK REW GND CS
A
C
D
E
F
PIO
1
G
D
A0
D
A1
H
D
A2
D
A3
J
G68-1
PGA
顶视图
A
0
D
A15
D
A13
D
A11
A
1
D
A17
D
A14
D
A12
D
B13
PIO
4
PIO
5
D
A9
PIO
3
GND
V
CC
GND
PIO
2
DA7
D
B13
D
A5
D
A4
K
L
D
A10
D
A8
LDRER
DS
A
RS
LDREW
D
A16
D
A6
P
IN 1
代号
2668 DRW 02
指数
D
A5
D
A6
D
A7
D
A16
PIO
2
LDREW
GND
RS
V
CC
DS
A
GND
LDRER
PIO
3
D
A8
D
A9
D
A10
PIO
4
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
D
A4
D
A3
D
A2
D
A1
D
A0
PIO
1
PIO
0
CS
A
读/写
A
GND
RER
REW
REQ
确认
CLK
D
B0
D
B1
8
7
6
5
4
3
2
68 67 66 65 64 63 62 61
60
1
59
58
57
56
55
54
53
J68-1
52
51
50
49
48
47
46
45
PLCC
顶视图
44
26
27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43
D
B2
D
B3
D
B4
D
B5
D
B6
D
B7
D
B16
W
B
（R / W
B
)
V
CC
R
B
（ DS
B
)
GND
GND
D
B8
D
B9
D
B10
D
B11
D
B12
PIO
5
D
A11
D
A12
D
A13
D
A14
D
A15
D
A17
A
0
A
1
FLG
D
FLG
C
FLG
B
FLG
A
D
B17
D
B15
D
B14
D
B13
2668 DRW 03
5.32
2
IDT72511/IDT72521
双向先入先出存储器
军用和商用温度范围
引脚说明
符号
D
A0-
D
A17
名字
数据
芯片的选择
数据选通
A
读取/写入
I / O
I / O
I
I
I
描述
数据输入和输出的18位端口的总线。
当片选A是低端口A的访问。
数据被写入到一个端口上的数据选通信号的上升沿，当片选低。数据
读出端口A的数据选通的下降沿时，芯片选择低。
该引脚控制端口A的当读或写方向
CS
A
为低电平且R /
W
A
高，
数据从端口A读的下降沿
DS
A
。当
CS
A
为低电平且R /
W
A
为低时，数据
写入端口A的上升沿
DS
A
.
当片选A的断言，A
0
, A
1
和读/写一个用来选择六个内部的一个
资源。
数据输入和输出的18位端口B总线。
CS
A
DS
A
R/
W
A
A
0
, A
1
D
B0
-D
B17
地址
数据B
阅读B
I
I / O
R
B
(
DS
B)
W
B
(R/
W
B)
我还是o如果端口B被编程为处理器模式下，此引脚用作输入。如果端口B
编程外设模式下，该引脚用作输出。该引脚可作为部分功能
英特尔式的界面（
R
B
）或摩托罗拉风格的界面的一部分（
DS
B
） 。作为英特尔式
接口，将数据从端口B上读取的下降沿
R
B.
作为摩托罗拉风格的界面，数据是
读取的下降沿
DS
B
或写上的上升沿
DS
B
通过端口B默认
是Intel式处理器模式。 （
R
B
作为输入） 。
我还是o如果端口B被编程为处理器模式下，此引脚用作输入。如果端口B
编程外设模式下，该引脚用作输出。该引脚可作为部分功能
英特尔式的界面（
W
B
）或摩托罗拉风格的界面的一部分（ R /
W
B
） 。作为英特尔式
接口中，数据被写入到端口B的上升沿
W
B
。作为摩托罗拉风格的界面，数据是
读（R /
W
B
=高）或写入（R /
W
B
= LOW ）到端口B的一个数据选通B结合
上升沿或下降沿。默认的是Intel式处理器模式（
W
B
作为输入）。
I
I
I
I
I
O
负载A→B FIFO读指针与指针重读时低的值。
负载B→A FIFO写指针与指针重写时低的值。
加载重读指针与A→B FIFO读指针，当高值。
加载改写指针与B→A FIFO的值写入指针高的时候。
当端口B编程外设模式，触发该引脚开始数据传输。
请求可以被编程高电平有效或低电平有效。
当端口B被编程在外设模式，应答被置位响应于
请求信号。这证实了一个数据传输可以开始。确认可以被编程
高电平有效或低电平有效。
该引脚用于产生定时为ACK时，
外设模式。
写B
RER
REW
LDRER
LDREW
REQ
确认
重读
改写
加载重读
负载重写
请求
应答
CLK
FLG
A
-
FLG
D
PIO
0
-PIO
5
时钟
FL AGS
I
O
R
B
,
W
B
,
DS
B
和R /
W
B
当端口B是在
这四个输出引脚可以被分配在BiFIFO八个内部标志的任何一个。每
两个内部的FIFO （A → B和B → A）有四个内部标志：空，几乎空，
几乎完全和完整。
6个通用I / O引脚。每个引脚的输入或输出方向可独立设置。
编程
梅布尔输入/
输出
RESET
动力
地
I / O
RS
V
CC
GND
I
的低电平引脚将执行所有BiFIFO功能复位。
有两个+ 5V电源引脚。
有五个接地引脚为0V 。
2668 TBL 01
5.32
3
IDT72511/IDT72521
双向先入先出存储器
军用和商用温度范围
详细的框图。
重读指针
CS
A
DS
A
读/写
A
A
1
A
0
加载重读
端口A
控制
写指针
重读
端口B
控制
LDRER
LDREW
RER
REW
R
B
(
DS
B
) ==
读指针
W
B
(R/
W
B
) ==
A
18
B FIFO
18
旁路通道
端口A
D
A0
-D
A17
9
9
端口B
D
B0
-D
B17
B
18
一个FIFO
18
读指针
写指针
改写
负载重写
改写指针
命令
状态
配置0
可编程
国旗逻辑
CON组fi guration 1
CON组fi guration 2
CON组fi guration 3
CON组fi guration 4
CON组fi guration 5
配置6
配置7
16
FLGA *
FLGB *
FLGC *
FLGD *
RESET
RS
REQ *
ACK *
CLK
DMA
控制
可编程
I / O逻辑
PIO5 ==
PIO4 ==
PIO3 ==
PIO2 ==
PIO1 ==
PIO0 ==
2668 DRW 04
注意事项：
（ * ）可设定高有效或低有效的内部配置registerers 。
（ ）可通过内部配置寄存器被编程为输入或输出。
5.32
4
IDT72511/IDT72521
双向先入先出存储器
军用和商用温度范围
功能说明
IDT的BiFIFO家庭多功能为多
和外设应用。数据可以通过两个发送
FIFO存储器的同时，从而释放两个处理器
从费力的直接存储器存取（DMA）协议和
频繁的中断。
两个完整的18位宽的FIFO被集成到IDT的
BiFIFO ，使同步数据交换成为可能。每
FIFO是由独立的内部监控的读，写点 -
器，这样的通信是不仅双向的，它也是
完全独立于各个方向。该处理器CON-
连接至该BiFIFO端口A可以发送或接收MES系统
先贤直接使用BiFIFO的9位端口B的设备
旁通路径。
该BiFIFO可以在不同的总线结构中使用：
18位到18位和36位到36位。一个BiFIFO可
用于18到18位的配置，以及两个BiFIFOs是
需要36- 36位配置。这种配置
可以扩展到更宽的总线宽度（ 54-至54位， 72-到
72个位， ...）通过添加更多的BiFIFOs到配置。
连接到端口的微处理器或微控制器
A控制BiFIFO的所有操作。因此，所有端口A
接口引脚都是输入控制处理器驱动。
B端口可以被编程到接口或者与第二
处理器或外围设备。当端口B编程
在处理器接口模式时，端口B接口引脚
输入由所述第二处理器来驱动。如果外围设备
连接到BiFIFO ，端口B是编程为外设
ERAL接口模式，并且接口的引脚输出。
18至18位配置
单个BiFIFO可以被配置为连接一个18位
处理器到另一个18位处理器或18位的外设。
在各图1和图2罐中所示的上部BiFIFO
可以使用在18至18位的构型为处理器和
分别外设接口模式。
36-到36位配置
在36-到36位体系结构， 2 BiFIFOs工作在
平行。这两个BiFIFOs同时编程， 18
数据比特到每个设备。图1和图2示出了多个
构造成用于处理器和外围接口BiFIFOs
分别为模式。
处理器接口模式
当一个微处理器或微控制器连接到
口B ，配置中的所有BiFIFOs必须编程
到处理器接口模式。在这种模式下，所有端口B接口
面对控件输入。无论REQ和CLK引脚应
拉低，以保证建立时间和保持时间的要求一
复位过程中满足ments这些引脚。图1示出了
该BiFIFO在处理器接口模式。
IDT
BiFIFO
CNTL一
CNTL B
确认
REQ
CLK
数据的数据B
控制
逻辑
地址
控制
数据
控制
逻辑
处理器
A
处理器
B
控制
36位总线
36位总线
36
IDT
BiFIFO
CNTL一
CNTL B
确认
REQ
CLK
18
数据
36
内存
内存
数据的数据B
18
2668 DRW 05
图1. 36位处理器到36位处理器配置
注意：
1. 36-到36位处理器的接口配置。上BiFIFO只用在18到18位的配置。注意
CNTL一
指
CS
A,
A
1
, A
0
, R/
W
A,
和
DS
A;
CNTL B
指的是R /
W
B
和
DS
B
or
R
B
和
W
B.
5.32
5
QQ：2880707522 复制
