CMOS并行FIFO
64× 4 -bit和64 ×5位
集成设备技术有限公司
IDT72401
IDT72402
IDT72403
IDT72404
产品特点：
首先- LN /先出双端口存储器
64 ×4组织（ IDT72401 / 03 ）
64 ×5组织（ IDT72402 / 04 ）
IDT72401 / 02引脚和功能兼容
MMI67401/02
基于RAM的FIFO ，低发利通时间
低功耗
- 活动： 175MW （典型值）。
最大位移速率 - 为45MHz
高的数据输出驱动能力
异步和同步读写
通过位宽完全可扩展
按单词的深度完全可扩展
IDT72403 / 04具有输出使能引脚使能输出
数据
高速数据通信应用
高性能的CMOS技术
可在陶瓷浸渍，塑料DIP和SOIC
军工产品符合MLL -STD - 883 ， B类
标准军事绘图＃ 5962-86846和
5962-89523已被列入此功能。
工业级温度范围（-40 ° C至+ 85°C ）是可用
能，测试军事电气规范
描述：
该IDT72401和IDT72403是异步的高
性能首先- LN /先出存储器组织64个字
由4位。该IDT72402和IDT72404是异步的
高性能首先- LN /组织为先出存储器
64个字由5位。该IDT72403和IDT72404也有一个
输出使能（
OE
）引脚。该FlFOs接受4位或5位数据
在数据输入（D
0-D3, 4
） 。存储的数据在一线叠起
/先出的原则。
一个移出（ SO ）信号导致在下次数据将持续
字被转移到输出，而其他的数据向下移动
在堆栈的一个位置。输入就绪（ IR ）信号的作用就像
一个标志，以指示当输入准备新数据
（ IR = HIGH）或发出信号时， FIFO满（ IR = LOW） 。该
输入就绪信号也可以用于级联多个
在一起的设备。输出就绪（OR）的信号是一个标志，以
指示输出仍然有效数据（OR =高），或
表明该FIFO为空（OR =低） 。输出
准备也可以用于级联多个设备连接在一起。
宽度扩展是通过逻辑与运算来实现的
输入就绪（ IR）和输出就绪（OR）的信号以形成
复合信号。
深度扩展可通过将数据输入完成
中的一个装置到前一设备的数据输出。该
该接收装置的输入就绪引脚连接到所述
移出发送设备和输出就绪引脚引脚
发送设备中的一个连接到所述移位在所述销
接收装置。
读写操作完全asynchro-
常识，允许在FIFO用作两者之间的缓冲
广泛不同工作频率的数字机。该
45MHz的速度使得这些FlFOs非常适合高速
通信和控制应用。
军工级产品的制造符合
MIL -STD- 883的最新版本， B级。
功能框图
SI
IR
D
0-3
D
4
(IDT72402
和IDT72404 ）
MR
数据
IN
输入
控制
逻辑
写指针
写多路复用器
Q
0-3
Q
4
（ IDT72402和
IDT72404)
产量
控制
逻辑
SO
OR
2747 DRW 01
产量
启用
OE （ IDT72403和
IDT72404)
内存
ARRAY
数据
OUT
主
RESET
读出复
读指针
IDT标志是集成设备技术，Inc.的注册商标。
FAST是美国国家半导体公司的商标。
军用和商用温度范围
1996
集成设备技术有限公司
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1996年9月
DSC-2747/7
5.01
1
IDT72401 ， IDT72402 ， IDT72403 ， IDT72404
CMOS并行FIFO 64× 4 -bit和64 ×5位
军用和商用温度范围
销刀豆网络gurations
IDT72401/IDT72403
IDT72402/IDT72404
（ IDT72404只）
NC / OE
(1)
IR
SI
D
0
D
1
D
2
D
3
GND
1
2
3
4
5
6
7
8
16
15
P16-1,
D16-1
＆放大器;
S016-1
14
13
12
11
10
9
VCC
SO
OR
Q
0
Q
1
Q
2
Q
3
MR
2747 DRW 02
DIP / SOIC
顶视图
NC / OE
(2)
IR
SI
D
0
D
1
D
2
D
3
D
4
GND
1
2
3
4
5
6
7
8
9
18
17
16
P18-1,
D18-1
＆放大器;
S018-1
15
14
13
12
11
10
VCC
SO
OR
Q
0
Q
1
Q
2
Q
3
Q
4
MR
2747 DRW 03
DIP / SOIC
顶视图
OE
NC
IR
SI
D
0
D
1
D
2
D
3
D
4
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
NC
SO
OR
Q
0
Q
1
Q
2
Q
3
Q
4
MR
2747 DRW 04
注意事项：
1.引脚1 ： NC - 无连接IDT72401 ， OE - IDT72403
2.引脚1 ： NC - 无连接IDT72402 ， OE - IDT72404
CERPACK
顶视图
绝对最大额定值
(1)
符号
V
TERM
等级
端电压
对于
到GND
工作温度。
温度
在偏置
储存温度。
DC输出
当前
广告
-0.5到+7.0
军事
-0.5到+7.0
单位
V
推荐工作条件
符号
V
CC
V
CC
GND
V
IH
V
IL(1)
参数
米尔。电源电压
Com'l 。电源电压
电源电压
输入高电压
输入高电压
分钟。
4.5
4.5
0
2.0
—
典型值。
5.0
5.0
0
—
—
MAX 。 UNIT
5.5
5.5
0
—
0.8
V
V
V
V
V
2747 TBL 02
T
A
T
BIAS
T
英镑
I
OUT
0至+70
-55到+125
-55到+125
50
-55到+125
-65到+135
-65到+150
50
°C
°C
°C
mA
注意：
1. 1.5V下冲被允许为10ns的每秒一次循环。
注意：
2747 TBL 01
1.强调超过绝对最大上市
额定值可能会导致器件的永久性损坏。这是一个应力
值仅为器件在这些或任何其他功能操作
以上这些条件在此业务部门所标明
规范是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
OUT
参数
(1)
输入电容
输出电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
5
7
单位
pF
pF
2747 TBL 03
注意：
1，这个参数进行采样，而不是100 ％测试。
DC电气特性
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70°C ;军事： V
CC
= 5.0V
±
10%, T
A
= -55 ° C至+ 125°C ）
符号
I
IL
I
IH
V
OL
V
OH
I
OS(1)
I
HZ
I
LZ
I
CC(2,3)
参数
低电平输入电流
高层次的输入电流
低电平输出电压
高电平输出电压
输出短路电流
关态输出电流
（ IDT72403和IDT72404 ）
电源电流
测试条件
V
CC
=最大值， GND
≤
V
I
≤
V
CC
V
CC
=最大值， GND
≤
V
I
≤
V
CC
V
CC
=最小值，我
OL
= 8毫安
V
CC
=最小值，我
OH
= -4mA
V
CC
=最大，V
O
= GND
V
CC
=最大，V
O
= 2.4V
V
CC
=最大，V
O
= 0.4V
V
CC
=最大值， F = 10MHz时
Com'l 。
军事
分钟。
–10
—
—
2.4
–20
—
–20
—
—
马克斯。
—
10
0.4
—
–110
20
—
35
45
单位
A
A
V
V
mA
A
A
mA
mA
04
注意事项：
2747 TBL
1.不超过一个输出应该在时间和短路的持续时间被短路应不超过一秒钟。保证，但未经测试。
2. I
CC
测量时与产出开放。 OE为高电平的IDT72403 / 72404 。
3对于频率高于10MHZ ，我
CC
= 35毫安+ （ 1.5毫安X [F - 10MHz ] ）的商业，而我
CC
= 45毫安+ （ 1.5毫安X [F - 10MHz的] ）的军队。
5.01
2
IDT72401 ， IDT72402 ， IDT72403 ， IDT72404
CMOS并行FIFO 64× 4 -bit和64 ×5位
军用和商用温度范围
工作条件
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70°C ;军事： V
CC
= 5.0V
±
10%, T
A
= -55 ° C至+ 125°C ）
广告
IDT72401L45
IDT72402L45
IDT72403L45
IDT72404L45
分钟。
马克斯。
9
11
0
13
9
11
20
10
3
13
0
—
—
—
—
—
—
—
—
—
—
—
IDT72401L35
IDT72402L35
IDT72403L35
IDT72404L35
分钟。
马克斯。
9
17
0
15
9
17
25
10
3
15
0
—
—
—
—
—
—
—
—
—
—
—
军事和商业
IDT72401L25 IDT72401L15
IDT72402L25 IDT72402L15
IDT72403L25 IDT72403L15
IDT72404L25 IDT72404L15
分钟。
马克斯。
分钟。
马克斯。
11
24
0
20
11
24
25
10
5
20
0
—
—
—
—
—
—
—
—
—
—
—
11
25
0
30
11
25
25
25
5
30
0
—
—
—
—
—
—
—
—
—
—
—
IDT72401L10
IDT72402L10
IDT72403L10
IDT72404L10
分钟。
马克斯。
11
30
0
40
11
25
30
35
5
30
0
—
—
—
—
—
—
—
—
—
—
—
符号
t
SIH
t
SIL
t
IDS
t
IDH
t
SOH(1)
t
SOL
t
MRW
t
太太
t
爵士
t
HIR
t
SOR(4)
(1)
参数
在转变的时候了
移低时间
输入数据建立
输入数据保持时间
移出的时候了
移出低电平时间
主复位脉冲
主复位脉冲，以SI
数据建立到IR
从红外数据保持
数据建立到或高
科幻gure
2
2
2
2
5
5
8
8
4
4
7
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2747 TBL 05
AC电气特性
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70°C ;军事： V
CC
= 5.0V
±
10%, T
A
= -55 ° C至+ 125°C ）
广告
IDT72401L45
IDT72402L45
IDT72403L45
IDT72404L45
分钟。
马克斯。
—
—
—
—
—
—
5
—
—
—
—
—
—
—
9
9
45
18
18
45
18
19
—
19
30
25
25
20
12
12
—
—
IDT72401L35
IDT72402L35
IDT72403L35
IDT72404L35
分钟。
马克斯。
—
—
—
—
—
—
5
—
—
—
—
—
—
—
9
9
35
18
20
35
18
20
—
20
34
28
28
20
15
12
—
—
军事和商业
IDT72401L25 IDT72401L15
IDT72402L25 IDT72402L15
IDT72403L25 IDT72403L15
IDT72404L25 IDT72404L15
分钟。
马克斯。
分钟。
马克斯。
—
—
—
—
—
—
5
—
—
—
—
—
—
—
11
11
25
21
28
25
19
34
—
34
40
35
35
25
20
15
—
—
—
—
—
—
—
—
5
—
—
—
—
—
—
—
11
11
15
35
40
15
35
40
—
40
65
35
35
35
30
25
—
—
IDT72401L10
IDT72402L10
IDT72403L10
IDT72404L10
分钟。
马克斯。
—
—
—
—
—
—
5
—
—
—
—
—
—
—
11
11
10
40
45
10
40
55
—
55
65
40
40
40
35
30
—
—
符号
t
IN
t
IRL(1)
t
IRH(1)
t
OUT
t
ORL
(1)
(1)
参数
移率
按住Shift键进行输入准备LOW
按住Shift键进行输入就绪高
移率
移出到输出低就绪
移出到输出就绪高
输出数据保持（上字）
输出数据移位（一个字）
数据吞吐量或"Fall ， Through"
主复位到或低
主复位到红外智能
主复位到数据输出低电平
输出有效从OE低
输出高阻从OE高
输入就绪脉冲高电平
输出继电器就绪脉冲高
科幻gure
2
2
2
5
5
5
5
5
4, 7
8
8
8
9
9
4
7
单位
兆赫
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
ORH
t
ODH
t
消耗臭氧层物质
t
PT
t
MRORL
t
MRIRH
t
MRQ
t
OOE(3)
t
HZOE(3,4)
t
IPH(2,4)
t
OPH(2,4)
注意事项：
2747 TBL 06
1.自FIFO是一个非常高速的设备，必须注意，在设计中使用的硬件和定时的设计中已执行。接地装置
和去耦是至关重要的纠正操作的FIFO将响应非常小的毛刺由于长期的反射线，高电容和/或较差
电源去耦和接地。 0.1μF的V之间直接的叠层陶瓷电容器
CC
并建议与GND很短的引线长度。
2.此参数适用于FIFO的相互级联模式通信。 IDT的FIFO ，保证级联与其他IDT的FIFO
般的速度等级。
3. IDT72403和IDT72404只。
4.保证所设计，但目前还没有经过测试。
5.01
3
IDT72401 ， IDT72402 ， IDT72403 ， IDT72404
CMOS并行FIFO 64× 4 -bit和64 ×5位
军用和商用温度范围
AC测试条件
输入脉冲电平
输入上升/下降时间
输入定时基准水平
输出参考电平
输出负载
GND到3.0V
3ns
1.5V
1.5V
见图1
2747 TBL 07
5V
560
产量
1.1K
30pF*
2747 DRW 06
所有输入脉冲：
3.0V
GND
或同等学历
电路
90%
10%
90%
10%
<3ns
<3ns
2747 DRW 05
图1. AC测试负载
*包括范围和夹具
信号说明
输入：
数据输入（D
0-3
,
4
)
输出：
数据输出（Q
0-3
,
4
)
数据输出线。该IDT72401和IDT72403有4-
位的数据输出。该IDT72402和IDT72404有一个5位的数据
输出。
数据输入线。该IDT72401和IDT72403有4位
数据输入。该IDT72402和IDT72404有一个5位的数据
输入。
功能说明
这些64× 4和64 ×5的FIFO使用的是双设计
双口RAM的架构，而不是传统的移
注册方法。这个FIFO的体系结构有一个写指针，
一个读出指针和控制逻辑，它允许同时
读取和写入操作。写指针递增
移位输入（ S1）的控制的下降沿;读指针
由移位输出（ SO）的下降沿递增。该
当FIFO有一个可用的输入就绪（ IR ）信号
存储器位置;当有输出就绪（ OR）信号
在输出有效数据。输出使能（ OE ）提供
三，说明该FIFO输出的能力。
FIFO复位
该FIFO必须在上电时使用主复位
复位（ MR）信号。这会导致FlFO进入空
状态下，输出就绪（ OR）所指为低和输入
就绪（ IR）为高。在该状态下，数据输出（Q
0-3,
4
）将是低。
数据输入
数据移入移位上的低到HlGH转型
（ S1）的。这个加载输入数据到的第一个字的位置
FIFO ，并导致输入准备去低。在HlGH ，用于─
的移位。在低的跳变，则写指针移动到下一个
字位置和输入就绪（ IR）变为高电平，表示
愿意接受新的数据。如果FIFO满时，输入准备
将保持低电平，直到数据字移出。
控制：
移（ SI ）
转移在控制数据的输入到FIFO。当
SI是高电平时，数据可以通过D被写入到FIFO的
0-3, 4
线。
移出（ SO ）
移位停止控制FIFO的数据的输出。当SO
是高电平时，数据可以从FIFO经由数据输出读
(Q
0-3, 4
）线。
主复位（ MR）
主复位清除内存储的任何数据的FIFO 。
在上电时， FIFO应该用主清除
复位。主复位是低电平有效。
输入就绪（ IR ）
当输入准备为高电平时，FIFO准备好新的输入
数据被写入到它。当IR是低FIFO为不可用
对于新的输入数据。输入就绪还用于级联多
FlFOs在一起，如图10和图11中的应用
部分列出。
输出就绪（ OR）
当准备好输出为高电平时，输出（Q
0-3, 4
）中含有
有效的数据。当OR是低电平时，FIFO为新不可
输出数据。输出就绪还可用于级联多
FlFOs在一起，如图10和图11 。
输出使能（ OE ） （ IDT72403及IDT72404 ONLY）
输出使能用于读取FIFO中的数据输出到总线。产量
启用低电平有效。
5.01
4
IDT72401 ， IDT72402 ， IDT72403 ， IDT72404
CMOS并行FIFO 64× 4 -bit和64 ×5位
军用和商用温度范围
数据输出
数据被移出移位的HlGH到低的跳变
输出（ SO ） 。这会导致内部读出指针是
推进到下一个字的位置。如果数据存在，有效
数据将显示在输出和输出就绪（ OR）会
变为高电平。如果数据不存在，则输出不准备将留
低，指示FIFO为空。读到最后一个有效字
从FIFO将保持在FlFOs输出时，它是空的。
当FIFO不为空，输出就绪（ OR）变低
在移出的低到高的跳变。以前的数据
保持到高至低跳变输出
移出（ SO ） 。
FALL -through模式
该FIFO工作在秋季直通模式时，数据的获取
转移到一个空的FIFO 。落空后延迟数据
传播到输出端。当数据到达输出
输出就绪（ OR）变为高电平。秋季- through模式也
发生时， FIFO全满。当数据被移动
出充分的FIFO ，一个位置是可用于新的数据。后
落空的延迟，输入就绪变为高电平。如果移位是在
高电平时，新数据可以被写入到FIFO 。
因为这些FlFOs是基于一个内部的双口RAM
建筑有独立的读写指针的下降沿继续
通过时间（ TPT ）是一个周期长。一个字可以写成
成在一个时钟周期中的FIFO ，并且可以在下次访问
时钟周期。
时序图
1/f
IN
转变
t
SIH
t
SIL
t
IRH
输入就绪
t
IDH
输入数据
t
IDS
图2.输入时序
2747 DRW 07
1/f
IN
t
IRL
(7)
转变
(1)
(2)
(4)
(5)
输入就绪
(3)
(6)
输入数据
稳定数据
2747 DRW 08
注意事项：
1.输入就绪高表示可用空间和移位脉冲中可以应用。
2.输入数据被加载到第一个字。
3.输入就绪变为低电平，表示第一个字是满的。
4.写指针递增。
5. FIFO准备好用于下一个字。
6.如果FIFO满，然后输入就绪仍然很低。
7.移位在脉冲施加而输入准备为低将被忽略（参见图4） 。
图3.将数据存入FIFO的机制
5.01
5
QQ：2880707522 复制
