CMOS SuperSync FIFO
65,536 x 9
131,072 x 9
产品特点：
IDT72281
IDT72291
请选择以下内存组织之间：
IDT72281
65,536 x 9
IDT72291
131,072 x 9
引脚兼容的IDT72261LA / 72271LA SuperSync的FIFO
10ns的读取/写入周期时间（ 6.5ns访问时间）
固定的低第一个字的数据等待时间
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据，但保留可编程
设置
重传操作固定，较低的第一个字数据
等待时间
空，满和半满标志信号FIFO状态
可编程几乎空和几乎全部的标志，每个标志
可默认两个预选偏移1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志）或第一
字告吹时间（使用
OR
和
IR
标志）
输出使能卖出期权数据输出为高阻抗状态
在深度和宽度易于扩展
独立的读写时钟（允许读取和写入
同时进行）
可在64引脚薄型四方扁平封装（ TQFP ）和64
引脚超薄薄型四方扁平封装（ STQFP ）
高性能的亚微米CMOS技术
工业级温度范围（-40 ° C至+ 85°C ），可
描述：
该IDT72281 / 72291顷非常深，高速， CMOS先入
先出（FIFO ）存储器与时钟的读写控制。这些FIFO
提供了众多的改进，比以前的SuperSync的FIFO ，其中包括
以下几点：
的一个时钟输入的频率相对于所述其他的限制有
被删除。该频率选择引脚（ FS）已被去除，从而
它不再需要来选择其中的两个时钟输入， RCLK或
WCLK ，是在更高的频率下运行。
通过重传操作所需的周期是固定的，现在短。
第一个字的数据的等待时间周期，从时间的第一个字被写入到一个
空FIFO它可以读取的时间，现在是固定的，短的。 （变量
与潜伏期相关的时钟周期的延迟计算发现
以前SuperSync设备已经在这个SuperSync家庭淘汰。 ）
SuperSync的FIFO特别适合于网络视频，与电信
munications ，数据通信，并且需要缓冲的其他应用程序
大量的数据。
功能框图
文
WCLK
D
0
-D
8
LD SEN
输入寄存器
偏移寄存器
FF / IR
PAF
EF /或
PAE
HF
FWFT / SI
写控制
逻辑
RAM阵列
65,536 x 9
131,072 x 9
旗
逻辑
写指针
读指针
读
控制
逻辑
输出寄存器
太太
PRS
RT
RESET
逻辑
RCLK
任
OE
Q
0
-Q
8
4675 drw01
IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的SuperSync FIFO是集成设备技术公司的商标。
商用和工业温度范围
1
2002
集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2002年9月
DSC-4675/2
IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
描述（续）
输入端口是由写时钟（ WCLK ）输入控制和写使能
（ WEN）的输入。数据被写入到FIFO的WCLK时的每个上升沿
文
为有效。输出端口通过一个读时钟（ RCLK ）输入的控制
和读使能（ REN）的输入。数据从FIFO中读出的每个上升沿
RCLK时
任
为有效。输出使能（ OE ）输入为
输出三态控制。
两个RCLK和WCLK信号的频率可以从0变
到f
最大
完全独立。有在频率没有限制
的一个时钟输入相对于另一个。
有操作这些设备的两种可能的时序模式： IDT
标准模式和第一个字告吹（ FWFT ）模式。
In
IDT标准模式，
写入到一个空的FIFO的第一个字也不会出现
上的数据输出线，除非执行一个特定的读操作。读
运算，它由激活的
任
并实现上升RCLK边缘，
会从内部存储器中的字转移到数据输出线。
In
FWFT模式，
写入到一个空的FIFO中的第一个字是直接主频为
所述RCLK信号的3转换后的数据输出线。一
任
不
有被断言为访问的第一个字。然而，随后的话
写入FIFO做要求低
任
进行访问。在FWFT的/状态
在主复位SI输入确定使用的定时模式。
对于需要更多的数据存储容量比单个FIFO应用可以
提供的FWFT计时模式允许深度扩张链的FIFO
在一系列（ 1 FIFO中即数据输出端被连接到相应的
的下一个数据输入）。无需外部逻辑是必要的。
这些FIFO有五个标志引脚，
EF /或
（空标志或输出就绪） ，
FF/
IR
（满标志或输入就绪） ，
HF
（半满标志）
PAE
（可编程Almost-
空标志）和
PAF
（可编程几乎满标志） 。该
EF
和
FF
功能
在IDT标准模式中选择。该
IR
和
OR
功能在选定的
销刀豆网络gurations
LD
FWFT / SI
GND
FF / IR
PAF
HF
WCLK
PRS
EF /或
RCLK
任
RT
OE
太太
销1
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
文
SEN
DC
(1)
V
CC
V
CC
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
D8
D7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
V
CC
DNC
(3)
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
Q8
Q7
Q6
GND
GND
Q0
Q1
GND
Q2
D5
D4
D3
D2
D1
D0
V
CC
PAE
Q3
V
CC
Q4
Q5
D6
4675 DRW 02
TQFP （ PN64-1 ，订货代码： PF ）
STQFP （ PP64-1 ，订货代码： TF ）
顶视图
注意事项：
1， DC =不在乎。必须连接到GND或V
CC
，不能悬空。
2.该引脚既可以连接到GND或悬空。
3. DNC =不连接。
2
IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
描述（续）
FWFT模式。
HF ， PAE
和
PAF
始终可用，不论
定时模式。
PAE
和
PAF
可以独立地进行编程，以在任何点切换
内存。 （见表一和表二）。可编程偏移确定标志
切换阈值，并且可以通过两种方法来加载：并行或串行。两
还提供了默认偏移设置，从而使
PAE
可设定在127转
或从空边界和1023的位置
PAF
阈值可以被设置
在从全边界127或1023的位置。这些选择都是用
该
LD
在主复位引脚。
对于串口编程，
SEN
再加上
LD
在WCLK的每个上升沿，
用于通过串行输入（SI ）来加载偏移寄存器。对于并行
编程，
文
再加上
LD
在WCLK的每个上升沿，被用于
加载经由D中的偏移量寄存器
n
.
任
再加上
LD
每个上升沿
RCLK的可以用来读取在从尺寸Qn平行的偏移量，无论是否
串行或并行的偏移加载已被选择。
在主复位（ MRS）发生以下事件：读取和写入
指针设置为FIFO的第一个位置。在FWFT引脚选择IDT
标准模式或FWFT模式。该
LD
引脚选择其中的部分标志默认
127并行编程或1023的部分标志默认设置设置
串行编程。该标志根据所述定时模式更新
并选择默认的偏移量。
该部分复位（ PRS ）还设置了读写指针到第
所述存储器的位置。然而，定时模式，部分标志的编程
方法和默认程序或已有部分复位前偏移设置
保持不变。该标志根据所述定时模式和更新
中的偏移效果。
PRS
是重置设备中运行，当有用
重编程的部分的标志将是不希望的。
该重传功能允许将数据从FIFO重读以上
一次。一个低的
RT
上升RCLK边缘时输入启动重发
操作由读指针设置到所述存储器阵列的第一位置。
如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片将
自动关机。一旦在断电状态下，待机电源
电流消耗最小化。启动任何操作（通过激活控制
输入）将立即停止设备的的掉电状态。
该IDT72281 / 72291顷采用IDT的高速亚微米制造
CMOS技术。
部分复位（ PRS ）
写时钟（ WCLK ）
写使能（ WEN ）
LOAD （ LD ）
DATA IN （D
0
- D
n
)
串行ENABLE （ SEN ）
第一个字告吹/串行输入
（ FWFT / SI ）
满标志/ INPUT READY （ FF / IR ）
可编程几乎全（ PAF ）
MASTER RESET （ MRS）
读时钟（ RCLK ）
读使能（ REN）
输出使能（ OE ）
DATA OUT （Q
0
- Q
n
)
IDT
72281
72291
转发（ RT ）
空标志/ OUTPUT READY （ EF / OR）
可编程几乎空（ PAE ）
半满标志（ HF ）
4675 DRW 03
单65,536 ×9和131072 ×9同步FIFO的图1.框图
3
IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
引脚说明
符号
D
0
–D
8
太太
名字
数据输入
主复位
I / O
I
I
描述
数据输入为9位的总线。
太太
初始化读写指针为零，并设置输出寄存器为全零。中
主复位时，FIFO被配置为FWFT或IDT标准模式，两种编程1
梅布尔标志的默认设置，并偏移设置串行或并行编程。
PRS
初始化读写指针为零，并设置输出寄存器为全零。中
部分复位，现有的模式（ IDT或FWFT ） ，程序设计方法（串行或并行） ，以及
可编程标志设置都保留。
RT
置在RCLK的上升沿将初始化读指针到零，则设置
EF
标志
低（或在FWFT模式高电平）暂时和不干扰写指针，程序
明法，现有的计时模式或可编程标志的设置。
RT
是有用的，以从重新读取数据
FIFO的第一个物理位置。
在主复位，将选择第一个字告吹或IDT标准模式。主复位后，
此引脚用作串行输入负载偏移寄存器
当启用
文，
WCLK的上升沿将数据写入到FIFO中，并偏移到
对于并行编程的可编程的寄存器，以及通过使能时
SEN ，
的上升沿
WCLK写入数据的一个比特到可编程寄存器，用于串行编程。
文
使WCLK用于写入数据到FIFO存储器和偏移量寄存器。
当启用
任，
RCLK的上升沿从FIFO存储器和偏移量从读取数据
可编程寄存器。
任
使RCLK为从FIFO存储器中读出的数据和偏移量寄存器。
OE
控制Q的输出阻抗
n.
SEN
使可编程标志偏移串行加载。
在主复位，
LD
选择两个部分标志默认偏移量（ 127或1023 ，并确定1
标志偏移编程方法，串行或并行。主复位后，该引脚允许写
和读出从偏置寄存器。
该引脚必须连接到无论是V
CC
或GND ，必须复位后不切换。
在IDT标准模式中，
FF
功能被选择。
FF
指示是否在FIFO
内存已满。在FWFT模式中，
IR
功能被选择。
IR
指示是否存在
空间可用于写入到FIFO存储器中。
在IDT标准模式中，
EF
功能被选择。
EF
指示是否在FIFO
内存是空的。在FWFT模式，则
OR
功能被选择。
OR
指示是否存在
可在输出有效数据。
PAF
变低，如果在FIFO存储器的字的数量大于总字容量
FIFO中减去全部偏移值m ，该值存储在全偏移寄存器。有两个可能的
对于M默认值： 127或1023 。
PAE
变低，如果字在FIFO存储器中的数小于偏移n，这个被存储在
空偏移寄存器。有n个两个可能的默认值： 127或1023 。其他值
对于n可以被编程到器件中。
HF
表示FIFO存储器是否为多于或少于半满。
用于9总线数据输出
+5伏电源引脚。
接地引脚。
PRS
部分复位
I
RT
重发
I
FWFT / SI
WCLK
第一个字秋季
通过/串行输入
写时钟
I
I
文
RCLK
任
OE
SEN
LD
写使能
读时钟
读使能
OUTPUT ENABLE
串行启用
负载
I
I
I
I
I
I
DC
FF / IR
不关心
全旗/
输入就绪
空旗/
输出就绪
可编程
几乎满标志
可编程
几乎空标志
半满标志
数据输出
动力
地
I
O
EF /或
O
PAF
O
PAE
O
HF
Q
0
–Q
8
V
CC
GND
O
O
4
IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
绝对最大额定值
符号
V
TERM
T
英镑
I
OUT
等级
端电压
相对于GND
存储
温度
直流输出电流
广告
-0.5到+7
-55到+125
-50到+50
单位
V
°C
mA
建议的直流工作
条件
符号
参数
电源电压（ Com'l & Ind'l ）
V
CC
GND
V
IH
V
IL(1)
T
A
T
A
电源电压（ Com'l & Ind'l ）
输入高电压
（ Com'l ＆安培; Ind'l ）
输入低电压
（ COM '' & Ind'l ）
工作温度
广告
工作温度
产业
分钟。
4.5
0
2.0
—
0
-40
典型值。
5.0
0
—
—
—
马克斯。
5.5
0
—
0.8
70
85
单位
V
V
V
V
°C
°C
注意：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上在标明的任何其他条件的操作
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
记
1. 1.5V下冲被允许为10ns的每秒一次循环。
DC电气特性
（商业： V
CC
= 5V
±
10%, T
A
= 0 ° C至+ 70°C ;工业： V
CC
= 5V
±
10%, T
A
= -40 °C至+ 85°C ）
IDT72281
IDT72291
商业&工业
(1)
t
CLK
= 10 ，15，20纳秒
符号
I
LI
(2)
I
LO
(3)
V
OH
V
OL
I
CC1
(4,5,6)
I
CC2
(4,7)
输入漏电流
输出漏电流
输出逻辑“1”的电压，I
OH
= -2毫安
输出逻辑“ 0 ”电压，I
OL
= 8毫安
有源电源电流
待机电流
参数
分钟。
–1
–10
2.4
—
—
—
马克斯。
1
10
—
0.4
80
20
单位
A
A
V
V
mA
mA
注意事项：
1.工业温度范围的产品为15ns和20ns的速度等级都可以作为标准设备。
2.测量0.4
≤
V
IN
≤
V
CC
.
3.
OE
≥
V
IH
, 0.4
≤
V
OUT
≤
V
CC
.
4.测试与产出开放（I
OUT
= 0).
5. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。
6.典型I
CC1
= 20 + 1.8*f
S
+ 0.02*C
L
*f
S
（单位为mA）与V
CC
= 5V ，T
A
= 25 ° C，F
S
= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平） ，数据交换
在f
S
/2, C
L
=容性负载（单位为pF ） 。
7，所有输入= V
CC
- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
(2)
C
OUT
(1,2)
参数
(1)
输入
电容
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
10
单位
pF
pF
注意事项：
1.取消输出（ OE
≥
V
IH
).
2.特征值，而不是目前的测试。
5
CMOS SuperSync FIFO
65,536 x 9
131,072 x 9
产品特点：
IDT72281
IDT72291
请选择以下内存组织之间：
IDT72281
65,536 x 9
IDT72291
131,072 x 9
引脚兼容的IDT72261LA / 72271LA SuperSync的FIFO
10ns的读取/写入周期时间（ 6.5ns访问时间）
固定的低第一个字的数据等待时间
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据，但保留可编程
设置
重传操作固定，较低的第一个字数据
等待时间
空，满和半满标志信号FIFO状态
可编程几乎空和几乎全部的标志，每个标志
可默认两个预选偏移1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志）或第一
字告吹时间（使用
OR
和
IR
标志）
输出使能卖出期权数据输出为高阻抗状态
在深度和宽度易于扩展
独立的读写时钟（允许读取和写入
同时进行）
可在64引脚薄型四方扁平封装（ TQFP ）和64
引脚超薄薄型四方扁平封装（ STQFP ）
高性能的亚微米CMOS技术
工业级温度范围（-40 ° C至+ 85°C ），可
描述：
该IDT72281 / 72291顷非常深，高速， CMOS先入
先出（FIFO ）存储器与时钟的读写控制。这些FIFO
提供了众多的改进，比以前的SuperSync的FIFO ，其中包括
以下几点：
的一个时钟输入的频率相对于所述其他的限制有
被删除。该频率选择引脚（ FS）已被去除，从而
它不再需要来选择其中的两个时钟输入， RCLK或
WCLK ，是在更高的频率下运行。
通过重传操作所需的周期是固定的，现在短。
第一个字的数据的等待时间周期，从时间的第一个字被写入到一个
空FIFO它可以读取的时间，现在是固定的，短的。 （变量
与潜伏期相关的时钟周期的延迟计算发现
以前SuperSync设备已经在这个SuperSync家庭淘汰。 ）
SuperSync的FIFO特别适合于网络视频，与电信
munications ，数据通信，并且需要缓冲的其他应用程序
大量的数据。
功能框图
文
WCLK
D
0
-D
8
LD SEN
输入寄存器
偏移寄存器
FF / IR
PAF
EF /或
PAE
HF
FWFT / SI
写控制
逻辑
RAM阵列
65,536 x 9
131,072 x 9
旗
逻辑
写指针
读指针
读
控制
逻辑
输出寄存器
太太
PRS
RT
RESET
逻辑
RCLK
任
OE
Q
0
-Q
8
4675 drw01
IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的SuperSync FIFO是集成设备技术公司的商标。
商用和工业温度范围
1
2002
集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2002年9月
DSC-4675/2
IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
描述（续）
输入端口是由写时钟（ WCLK ）输入控制和写使能
（ WEN）的输入。数据被写入到FIFO的WCLK时的每个上升沿
文
为有效。输出端口通过一个读时钟（ RCLK ）输入的控制
和读使能（ REN）的输入。数据从FIFO中读出的每个上升沿
RCLK时
任
为有效。输出使能（ OE ）输入为
输出三态控制。
两个RCLK和WCLK信号的频率可以从0变
到f
最大
完全独立。有在频率没有限制
的一个时钟输入相对于另一个。
有操作这些设备的两种可能的时序模式： IDT
标准模式和第一个字告吹（ FWFT ）模式。
In
IDT标准模式，
写入到一个空的FIFO的第一个字也不会出现
上的数据输出线，除非执行一个特定的读操作。读
运算，它由激活的
任
并实现上升RCLK边缘，
会从内部存储器中的字转移到数据输出线。
In
FWFT模式，
写入到一个空的FIFO中的第一个字是直接主频为
所述RCLK信号的3转换后的数据输出线。一
任
不
有被断言为访问的第一个字。然而，随后的话
写入FIFO做要求低
任
进行访问。在FWFT的/状态
在主复位SI输入确定使用的定时模式。
对于需要更多的数据存储容量比单个FIFO应用可以
提供的FWFT计时模式允许深度扩张链的FIFO
在一系列（ 1 FIFO中即数据输出端被连接到相应的
的下一个数据输入）。无需外部逻辑是必要的。
这些FIFO有五个标志引脚，
EF /或
（空标志或输出就绪） ，
FF/
IR
（满标志或输入就绪） ，
HF
（半满标志）
PAE
（可编程Almost-
空标志）和
PAF
（可编程几乎满标志） 。该
EF
和
FF
功能
在IDT标准模式中选择。该
IR
和
OR
功能在选定的
销刀豆网络gurations
LD
FWFT / SI
GND
FF / IR
PAF
HF
WCLK
PRS
EF /或
RCLK
任
RT
OE
太太
销1
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
文
SEN
DC
(1)
V
CC
V
CC
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
GND
(2)
D8
D7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
V
CC
DNC
(3)
DNC
(3)
DNC
(3)
GND
DNC
(3)
DNC
(3)
Q8
Q7
Q6
GND
GND
Q0
Q1
GND
Q2
D5
D4
D3
D2
D1
D0
V
CC
PAE
Q3
V
CC
Q4
Q5
D6
4675 DRW 02
TQFP （ PN64-1 ，订货代码： PF ）
STQFP （ PP64-1 ，订货代码： TF ）
顶视图
注意事项：
1， DC =不在乎。必须连接到GND或V
CC
，不能悬空。
2.该引脚既可以连接到GND或悬空。
3. DNC =不连接。
2
IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
描述（续）
FWFT模式。
HF ， PAE
和
PAF
始终可用，不论
定时模式。
PAE
和
PAF
可以独立地进行编程，以在任何点切换
内存。 （见表一和表二）。可编程偏移确定标志
切换阈值，并且可以通过两种方法来加载：并行或串行。两
还提供了默认偏移设置，从而使
PAE
可设定在127转
或从空边界和1023的位置
PAF
阈值可以被设置
在从全边界127或1023的位置。这些选择都是用
该
LD
在主复位引脚。
对于串口编程，
SEN
再加上
LD
在WCLK的每个上升沿，
用于通过串行输入（SI ）来加载偏移寄存器。对于并行
编程，
文
再加上
LD
在WCLK的每个上升沿，被用于
加载经由D中的偏移量寄存器
n
.
任
再加上
LD
每个上升沿
RCLK的可以用来读取在从尺寸Qn平行的偏移量，无论是否
串行或并行的偏移加载已被选择。
在主复位（ MRS）发生以下事件：读取和写入
指针设置为FIFO的第一个位置。在FWFT引脚选择IDT
标准模式或FWFT模式。该
LD
引脚选择其中的部分标志默认
127并行编程或1023的部分标志默认设置设置
串行编程。该标志根据所述定时模式更新
并选择默认的偏移量。
该部分复位（ PRS ）还设置了读写指针到第
所述存储器的位置。然而，定时模式，部分标志的编程
方法和默认程序或已有部分复位前偏移设置
保持不变。该标志根据所述定时模式和更新
中的偏移效果。
PRS
是重置设备中运行，当有用
重编程的部分的标志将是不希望的。
该重传功能允许将数据从FIFO重读以上
一次。一个低的
RT
上升RCLK边缘时输入启动重发
操作由读指针设置到所述存储器阵列的第一位置。
如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片将
自动关机。一旦在断电状态下，待机电源
电流消耗最小化。启动任何操作（通过激活控制
输入）将立即停止设备的的掉电状态。
该IDT72281 / 72291顷采用IDT的高速亚微米制造
CMOS技术。
部分复位（ PRS ）
写时钟（ WCLK ）
写使能（ WEN ）
LOAD （ LD ）
DATA IN （D
0
- D
n
)
串行ENABLE （ SEN ）
第一个字告吹/串行输入
（ FWFT / SI ）
满标志/ INPUT READY （ FF / IR ）
可编程几乎全（ PAF ）
MASTER RESET （ MRS）
读时钟（ RCLK ）
读使能（ REN）
输出使能（ OE ）
DATA OUT （Q
0
- Q
n
)
IDT
72281
72291
转发（ RT ）
空标志/ OUTPUT READY （ EF / OR）
可编程几乎空（ PAE ）
半满标志（ HF ）
4675 DRW 03
单65,536 ×9和131072 ×9同步FIFO的图1.框图
3
IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
引脚说明
符号
D
0
–D
8
太太
名字
数据输入
主复位
I / O
I
I
描述
数据输入为9位的总线。
太太
初始化读写指针为零，并设置输出寄存器为全零。中
主复位时，FIFO被配置为FWFT或IDT标准模式，两种编程1
梅布尔标志的默认设置，并偏移设置串行或并行编程。
PRS
初始化读写指针为零，并设置输出寄存器为全零。中
部分复位，现有的模式（ IDT或FWFT ） ，程序设计方法（串行或并行） ，以及
可编程标志设置都保留。
RT
置在RCLK的上升沿将初始化读指针到零，则设置
EF
标志
低（或在FWFT模式高电平）暂时和不干扰写指针，程序
明法，现有的计时模式或可编程标志的设置。
RT
是有用的，以从重新读取数据
FIFO的第一个物理位置。
在主复位，将选择第一个字告吹或IDT标准模式。主复位后，
此引脚用作串行输入负载偏移寄存器
当启用
文，
WCLK的上升沿将数据写入到FIFO中，并偏移到
对于并行编程的可编程的寄存器，以及通过使能时
SEN ，
的上升沿
WCLK写入数据的一个比特到可编程寄存器，用于串行编程。
文
使WCLK用于写入数据到FIFO存储器和偏移量寄存器。
当启用
任，
RCLK的上升沿从FIFO存储器和偏移量从读取数据
可编程寄存器。
任
使RCLK为从FIFO存储器中读出的数据和偏移量寄存器。
OE
控制Q的输出阻抗
n.
SEN
使可编程标志偏移串行加载。
在主复位，
LD
选择两个部分标志默认偏移量（ 127或1023 ，并确定1
标志偏移编程方法，串行或并行。主复位后，该引脚允许写
和读出从偏置寄存器。
该引脚必须连接到无论是V
CC
或GND ，必须复位后不切换。
在IDT标准模式中，
FF
功能被选择。
FF
指示是否在FIFO
内存已满。在FWFT模式中，
IR
功能被选择。
IR
指示是否存在
空间可用于写入到FIFO存储器中。
在IDT标准模式中，
EF
功能被选择。
EF
指示是否在FIFO
内存是空的。在FWFT模式，则
OR
功能被选择。
OR
指示是否存在
可在输出有效数据。
PAF
变低，如果在FIFO存储器的字的数量大于总字容量
FIFO中减去全部偏移值m ，该值存储在全偏移寄存器。有两个可能的
对于M默认值： 127或1023 。
PAE
变低，如果字在FIFO存储器中的数小于偏移n，这个被存储在
空偏移寄存器。有n个两个可能的默认值： 127或1023 。其他值
对于n可以被编程到器件中。
HF
表示FIFO存储器是否为多于或少于半满。
用于9总线数据输出
+5伏电源引脚。
接地引脚。
PRS
部分复位
I
RT
重发
I
FWFT / SI
WCLK
第一个字秋季
通过/串行输入
写时钟
I
I
文
RCLK
任
OE
SEN
LD
写使能
读时钟
读使能
OUTPUT ENABLE
串行启用
负载
I
I
I
I
I
I
DC
FF / IR
不关心
全旗/
输入就绪
空旗/
输出就绪
可编程
几乎满标志
可编程
几乎空标志
半满标志
数据输出
动力
地
I
O
EF /或
O
PAF
O
PAE
O
HF
Q
0
–Q
8
V
CC
GND
O
O
4
IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
绝对最大额定值
符号
V
TERM
T
英镑
I
OUT
等级
端电压
相对于GND
存储
温度
直流输出电流
广告
-0.5到+7
-55到+125
-50到+50
单位
V
°C
mA
建议的直流工作
条件
符号
参数
电源电压（ Com'l & Ind'l ）
V
CC
GND
V
IH
V
IL(1)
T
A
T
A
电源电压（ Com'l & Ind'l ）
输入高电压
（ Com'l ＆安培; Ind'l ）
输入低电压
（ COM '' & Ind'l ）
工作温度
广告
工作温度
产业
分钟。
4.5
0
2.0
—
0
-40
典型值。
5.0
0
—
—
—
马克斯。
5.5
0
—
0.8
70
85
单位
V
V
V
V
°C
°C
注意：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上在标明的任何其他条件的操作
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
记
1. 1.5V下冲被允许为10ns的每秒一次循环。
DC电气特性
（商业： V
CC
= 5V
±
10%, T
A
= 0 ° C至+ 70°C ;工业： V
CC
= 5V
±
10%, T
A
= -40 °C至+ 85°C ）
IDT72281
IDT72291
商业&工业
(1)
t
CLK
= 10 ，15，20纳秒
符号
I
LI
(2)
I
LO
(3)
V
OH
V
OL
I
CC1
(4,5,6)
I
CC2
(4,7)
输入漏电流
输出漏电流
输出逻辑“1”的电压，I
OH
= -2毫安
输出逻辑“ 0 ”电压，I
OL
= 8毫安
有源电源电流
待机电流
参数
分钟。
–1
–10
2.4
—
—
—
马克斯。
1
10
—
0.4
80
20
单位
A
A
V
V
mA
mA
注意事项：
1.工业温度范围的产品为15ns和20ns的速度等级都可以作为标准设备。
2.测量0.4
≤
V
IN
≤
V
CC
.
3.
OE
≥
V
IH
, 0.4
≤
V
OUT
≤
V
CC
.
4.测试与产出开放（I
OUT
= 0).
5. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。
6.典型I
CC1
= 20 + 1.8*f
S
+ 0.02*C
L
*f
S
（单位为mA）与V
CC
= 5V ，T
A
= 25 ° C，F
S
= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平） ，数据交换
在f
S
/2, C
L
=容性负载（单位为pF ） 。
7，所有输入= V
CC
- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
(2)
C
OUT
(1,2)
参数
(1)
输入
电容
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
10
单位
pF
pF
注意事项：
1.取消输出（ OE
≥
V
IH
).
2.特征值，而不是目前的测试。
5
QQ：2881677436 复制
