可变宽度SUPERSYNC FIFO
8,192 ×18或16,384 ×9
16,384 ×18或32,768 ×9
集成设备技术有限公司
IDT72264
IDT72274
产品特点：
选择8192 ×18或16384x 9组织（ IDT72264 ）
选择16384 ×18或32678 ×9的组织（ IDT72274 ）
读写时钟频率灵活的控制
降低动态功耗
自动关机功耗降至最低
15毫微秒的读/写周期时间（ 10纳秒的存取时间）
重传功能
主复位清除整个FIFO ，局部复位清零
数据，但保留可编程设置
空，满和半满标志信号FIFO状态
可编程几乎是空的，几乎全旗各
标志可以默认为两个预选偏移1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志）或
第一个字告吹时间（使用
OR
和
IR
标志）
在深度和宽度易于扩展
独立的读写时钟（允许同时
读取和写入与一个时钟信号）
可在64引脚薄型四方扁平封装（ TQFP ） ， 64
引脚超薄薄型四方扁平封装（ STQFP ）和68针
针脚栅格阵列（ PGA ）
输出使能卖出期权数据输出为高阻抗
高性能的亚微米CMOS技术
工业级温度范围（ -40
O
C至+ 85
O
C）是可用
能，测试军事电气规范
描述：
该IDT72264 / 72274顷单片， CMOS ，高capac-
性，高速，低功耗先入先出（ FIFO ）存储器
与时钟读写控制。这些FIFO有三个
区分它们SuperSync的FIFO中的主要特点：
首先，数据路径宽度可以从9位改为-18-
位;其结果是，减少一半的深度。销叫做内存阵列
选择（ MAC ），两个选项之间进行选择。此功能
可帮助减少需要重新设计或多个版本的PC的
卡，由于单个布局可以用于数据总线
宽度。
其次， IDT72264 / 72274提供了最大的灵活性
设定和改变读出和写入时钟（ WCLK和
RCLK ）频率。例如，给定的两个时钟
频率是不平等的，较慢的时钟可能超过
更快的由，为至多，的两倍它的频率。此功能是埃斯佩 -
通信和网络应用cially有用
其中，时钟频率被切换，以允许不同的数据
率。
功能框图
文
WCLK
D
0
-D
n
LD SEN
输入寄存器
偏移寄存器
写控制
逻辑
RAM阵列
8192 ×18或16384 ×9
16384 ×18或32768 ×9
旗
逻辑
FF
/
IR
PAF
EF
/
OR
PAE
HF
FWFT / SI
写指针
读指针
苹果
存储阵列
CON组fi guration
输出寄存器
读
控制
逻辑
RT
太太
PRS
FS
RESET
逻辑
RCLK
任
定时
OE
商业温度范围
1997
集成设备技术公司
Q
0
-Q
n
3218 DRW 01
SyncFIFO是商标和IDT标志是集成设备技术，Inc.的注册商标。
1997年5月
DSC-3218/2
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1
IDT72264 / 72274可变宽度SUPERSYNC FIFO
（ 8192 ×18或16384 ×9 ）和（ 16384 ×18或32768 ×9 ）
商业温度范围
最后，所有SuperSync FIFO中， IDT72264 / 72274提供
最低的动态功耗。
这些器件满足各种各样的数据缓冲需求。
除了那些已经提到的，应用包括
如光磁盘控制器，局域网（ LAN）的，
和处理器间的通信。
两个FIFO有一个18位输入端口（D
n
）和一个18位
输出端口（Q
n
） 。输入端口是通过一个自由运行的控制
时钟（ WCLK ）和一个数据输入使能引脚（
文
） 。数据
写入同步FIFO在每个时钟周期当
文
为有效。输出端口由另一时钟引脚控制
（ RCLK ）和使能引脚（
任
） 。读时钟可绑
写时钟为单一的时钟操作或两个时钟可
双时钟运行异步运行。输出
使能引脚（
OE
）被设置在读取端口为三态
控制输出。
该IDT72264 / 72274有两种操作模式：在
IDT标准模式
，写入FIFO的第一个词是
存入存储器阵列。需要读操作
访问该单词。在
第一个字告吹模式
（ FWFT ） ，写入到一个空的FIFO中的第一个字出现
自动对输出，不需要读操作。该
在FWFT / SI引脚在主复位状态决定
模式中使用。
该IDT72264 / 72274有五个标志的功能，
EF
/
OR
（空标志或输出就绪） ，
FF
/
IR
（满标志或输入
准备好） ，和
HF
（半满标志） 。该
EF
和
FF
功能
在IDT标准模式中选择。
该
IR
和
OR
功能在第一个字秋季选择
直通模式。
IR
表明该FIFO有自由的空间
接收数据。
OR
表示包含在FIFO中的数据是
可供阅读。
HF
是一个标志，它的阈值被固定在中途点
内存。该标志可以一直使用，不论模式。
PAE
和
PAF
能独立进行编程，以任何
点在存储器中。它们，也可以不考虑使用
模式。可编程偏移确定标志门槛
并且可以通过两种方式来加载：并行或串行。两
还提供了默认偏移设置，使得
PAE
可以
设置为127或1023的位置从空边界和
PAF
阈值可以从全被设定在127或1023的位置
边界。所有这些选择都是用
LD
硕士期间
RESET
.
销刀豆网络gurations
FWFT / SI
WCLK
PAE
EF
/
OR
GND
PRS
太太
LD
销1
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
文
SEN
FS
V
CC
苹果
D17
D16
D15
D14
D13
D12
D11
D10
D9
D8
D7
任
RT
OE
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
V
CC
RCLK
FF
/
IR
PAF
HF
Q17
Q16
GND
Q15
Q14
V
CC
Q13
Q12
Q11
GND
Q10
Q9
Q8
Q7
Q6
GND
D6
D5
D4
D3
D2
D1
D0
GND
Q0
Q1
GND
Q2
Q3
V
CC
Q4
Q5
3218 DRW 02
TQFP （ PN64-1 ，订货代码： PF ）
STQFP （ PP64-1 ，订货代码： TF ）
顶视图
笔记
:
1.当数据路径被选择为9位宽（MAC为HIGH时），D-
9
- D
17
既可以连接到地或左开中，Q
9
- Q
17
必须悬空。
2
IDT72264 / 72274可变宽度SUPERSYNC FIFO
（ 8192 ×18或16384 ×9 ）和（ 16384 ×18或32768 ×9 ）
商业温度范围
在串行方法中，
SEN
再加上
LD
用于加载
偏移通过串行输入（ SI ）寄存器。在并行
方法，
文
再加上
LD
可用于加载偏移
通过d个寄存器
n
.
任
再加上
LD
可以用来读取
从Q平行偏移
n
不管串行或
平行偏置负载选择。
在主复位（
太太
） ，读出和写入指针是
设置为FIFO的第一个位置。在FWFT行选择IDT
标准模式或FWFT模式。该
LD
引脚选择两个一
部分标志的默认设置（ 127或1023 ），并且还，串行或
并行编程。该标志被相应地更新。
该部分复位（
PRS
）还设置了读取和写入
指针的存储器的第一个位置。然而，该
模式设置，编程方法，以及部分标志偏移
不改变。该标志被相应地更新。
PRS
is
在中期操作中，当重现重置设备有用
编程偏移寄存器可能不太方便。
该重传功能允许读出指针被复位
到RAM阵列中的第一个位置。它是同步的，以
当RCLK
RT
为LOW 。这个功能是便于
发送多次相同的数据更多。
如果，在任何时间，在FIFO没有积极地执行功能，
该芯片将自动断电。如果出现这种情况既不
读或写操作发生在10个周期更快的时钟，
RCLK和WCLK 。在关机状态下，电源电流
消费（我
CC2
）为最小。启动任何操作
（通过激活控制输入），将立即采取设备
从关机状态。
该IDT72264 / 72274顷深度扩展。加
的外部元件是不必要的。该
IR
和
OR
功能，连同
任
和
文
中，使用以延长
总的FIFO存储器的容量。
在FS线，确保通过FIFO最佳的数据流。它
被连接到GND ，如果RCLK频率比WCLK更高
频率或到Vcc ，如果RCLK频率比低
WCLK频率
该IDT72264 / 72274采用IDT的高速制造
亚微米CMOS技术。
引脚配置（续）
11
10
09
08
07
06
05
DNC Q
5
Q
6
GND Q
4
Q
8
Q
10
Q
7
Q
9
V
CC
Q
2
Q
1
GND
1
D
0
D
2
D
3
D
4
D
5
D
6
D
9
D
7
D
8
Q
3
GND Q
0
D
11
D
10
D
13
D
12
D
15
D
14
D
17
D
16
引脚1代号
V
CC
苹果
Q
11
GND
Q
13
Q
12
Q
14
V
CC
04 GND Q
15
03
Q
17
Q
16
SEN
FS
02 DNC
01
A
OE任
GND
PAE HF FF
/ DNC
LD
WCLK
文
IR
RT
RCLK
EF
/ V
CC
PAF
GND
FWFT /
刘健PRS
SI
OR
B
C
D
E
F
G
H
J
K
L
3218 DRW 03
PGA （ G68-1 ，订货代码： G）
顶视图
笔记
:
1.当数据路径被选择为9位宽（MAC为HIGH时），D-
9
- D
17
可连接到地或悬空，Q
9
- Q
17
必须悬空。
2. DNC =不连接
3
IDT72264 / 72274可变宽度SUPERSYNC FIFO
（ 8192 ×18或16384 ×9 ）和（ 16384 ×18或32768 ×9 ）
商业温度范围
引脚说明
符号
D
0
–D
17
名字
数据输入
主复位
I / O
I
I
描述
数据输入一个18位的总线。
太太
初始化读写指针到零，并设置输出寄存器
全零。在主复位时，FIFO被配置为FWFT或IDT
标准模式下，两个可编程标志的默认设置中的一种，和串行或
的偏移设置的并行编程。
全零。在部分复位，现有的模式（ IDT或FWFT ） ，编程
方法（串行或并行） ，以及可编程标志设置都保留。
允许起动用的FIFO存储器的第一个位置的数据被重新发送。
在主复位，将选择第一个字告吹或IDT标准模式。
主复位后，该引脚用作串行输入负载偏移寄存器
当启用
文
， WCLK的上升沿将数据写入到FIFO和
的偏移到可编程寄存器。
太太
PRS
RT
FWFT / SI
WCLK
部分复位
I
PRS
初始化读写指针到零，并设置输出寄存器
重发
第一个字秋季
通过/串行输入
写时钟
写使能
读时钟
读使能
OUTPUT ENABLE
串行启用
负载
I
I
I
I
I
I
I
I
I
文
RCLK
文
使WCLK用于写入数据到FIFO存储器和偏移量寄存器。
当启用
任
， RCLK的上升沿从FIFO读出的数据
OE
控制Q的输出阻抗
n.
SEN
使可编程标志偏移串行加载。
在主复位，
LD
选择和两部分标志默认偏移1 （ 127
存储器和从所述可编程寄存器的偏移量。
任
使RCLK为从FIFO存储器中读出的数据和偏移量寄存器。
任
OE
SEN
LD
苹果
FS
存储阵列
CON组fi guration
频率选择
全旗/
输入就绪
空旗/
输出就绪
可编程
几乎满标志
可编程
几乎是空的
旗
半满标志
数据输出
动力
地
I
I
O
1023 ），并确定编程方法，串行或并行的。经过大师
复位时，该引脚使写入和偏移寄存器读取。
MAC选择8192 ×18或16384x 9存储器阵列组织的IDT72264 。
它选择16384 ×18或32678 ×9存储器阵列组织的IDT72274 。
FF
/
IR
EF
/
OR
PAF
PAE
HF
Q
0
–Q
17
V
CC
GND
O
O
FS选择选择WCLK或RCLK ，取其在更高的频率下运行，
同步FIFO中的内部状态机。
在IDT标准模式中，
FF
功能被选择。
FF
指示是否
没有FIFO存储器已满。在FWFT模式中，
IR
功能被选择。
IR
指示是否有可用空间用于写入到FIFO存储器中。
在IDT标准模式中，
EF
功能被选择。
EF
指示是否
不FIFO存储器是空的。在FWFT模式，则
OR
功能被选择。
OR
表示是否存在可用的输出有效数据。
PAF
变为高电平，如果空闲位置在FIFO存储器中的数大于
偏移量被存储在全偏移寄存器米。
PAF
变低，如果
在FIFO存储器中的分类单元数小于微米。
O
O
O
在FIFO存储器字大于抵消。
HF
表示FIFO存储器是否为多于或少于半满。
数据输出为一个18位总线。
+5伏电源引脚。
接地引脚。
PAE
变低，如果在FIFO存储器的字的数量是小于偏置
这被存储在空偏移寄存器。
PAE
变为高电平，如果数量
4
IDT72264 / 72274可变宽度SUPERSYNC FIFO
（ 8192 ×18或16384 ×9 ）和（ 16384 ×18或32768 ×9 ）
商业温度范围
绝对最大额定值
(1)
符号
V
TERM
T
A
T
BIAS
T
英镑
I
OUT
注意：
1.强调超过绝对最大额定上市
INGS可能对器件造成永久性损坏。这是一个额定值
并且该设备在这些或以上的任何其他条件的功能操作
与本规范的业务部门所标明是不是暗示。
暴露在绝对maimum额定值条件下工作会
影响可靠性。
等级
端电压
相对于GND
操作
温度
高温下
BIAS
存储
温度
直流输出电流
广告
-0.5到+7.0
0至+70
-55到+125
-55到+125
50
单位
V
°C
建议的直流
工作条件
符号
V
CCC
GND
参数
供应商
电压
电源电压
输入高电压
广告
输入低电压
广告
分钟。
4.5
0
2.0
—
典型值。
5.0
0
—
—
马克斯。
5.5
0
—
0.8
单位
V
V
V
V
°C
°C
mA
V
IH
V
IL
(1,2)
注意：
1.不适用于MAC只能连接到VCC或GND 。
2. 1.5V下冲被允许为10ns的每秒一次循环。
DC电气特性
（商业： V
CC
= 5V
±
10%, T
A
= 0 ° C至+ 70 ° C）
IDT72264L
IDT72274L
广告
t
CLK
= 15 ， 20ns的
符号
I
LI(1)
I
LO(2)
V
OH
V
OL
I
CC1(3)
I
CC2(3,4)
参数
输入漏电流（除MAC任何输入）
输出漏电流
输出逻辑"1"电压，I
OH
= -2mA
输出逻辑"0"电压，I
OL
= 8毫安
MAS = V
CC
有源电源电流
MAS = GND
掉电电流（所有输入= V
CC
- 0.2V或
GND + 0.2V ， RCLK和WCLK是自由运行）
—
—
—
—
135
115
mA
mA
分钟。
-1
-10
2.4
—
—
TYPE
—
—
—
—
—
最大
1
10
—
0.4
115
单位
A
A
V
V
mA
注意事项：
1.测量0.4 < V
IN
＆ LT ; V
CC.
2.
OE
+ V
IH
3.测试在f = 20 MHz的带载输出。
4.无数据写入或读取超过10次。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
(2)
C
OUT
(1,2)
参数
(1)
输入
电容
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
10
单位
pF
pF
注意事项：
1.输出取消， （
OE
=高） 。
2.特征值，而不是目前的测试。
5
QQ：2880707522 复制
