【CMOS SyncFIFO64 x 9, 256 x 9, 512 x 9,1,024 x 9, 2】,IC型号IDT72251L15J,IDT72251L15J PDF资料,IDT72251L15J经销商,ic,电子元器件-51电子网

CMOS SyncFIFO

64 x 9, 256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

4096 ×9和8,192 ×9

产品特点：

IDT72421 ， IDT72201

IDT72211 ， IDT72221

IDT72231 ， IDT72241

IDT72251

描述：

该IDT72421 /七万二千二百一十一分之七万二千二百零一/ 72231分之72221 / 72251分之72241 SyncFIFO

非常高速，低功耗的先入先出（FIFO）存储器与

主频读写控制。这些器件具有64 ，256， 512 ， 1024 ，

2048 ， 4096和8192 ×9位的存储器阵列，分别。这些FIFO是

适用于各种各样的数据缓冲的需要，如图形，局域

网络和处理器间的通信。

这些FIFO中有9位的输入和输出端口。输入端口被控制

通过一个自由运行的时钟（ WCLK ），和两个写使能引脚（ WEN1 ， WEN2 ）。

数据被写入到同步FIFO上的每个时钟的上升沿时

写使能引脚被置位。输出端口由另一个时钟控制

引脚（ RCLK ）和两个读使能引脚（ REN1 ，

REN2).

读时钟可以

绑在写时钟为单一的时钟操作或两个时钟可以运行

异步一为双时钟运行另一个。输出使能引脚

（OE ）设置在所述读端口的输出的三态控制。

同步FIFO中有两个固定的标志，空（ EF ）和满（ FF ）。

两个可编程的标志，几乎空（ PAE ）和几乎全部（ PAF ），是

提供改进的系统控制。可编程标志默认

空+ 7和全7

PAE

和

PAF ，

分别。可编程标志

偏移装载是由一个简单的状态机控制，并通过发出启动

负载销（LD）。

这些FIFO使用IDT的高速亚微米CMOS捏造

技术。

64× 9位组织（ IDT72421 ）

256 ×9位组织（ IDT72201 ）

512× 9位组织（ IDT72211 ）

1,024× 9位组织（ IDT72221 ）

2048 ×9位组织（ IDT72231 ）

4096 ×9位组织（ IDT72241 ）

8,192 ×9位组织（ IDT72251 ）

10纳秒的读/写周期时间

读写时钟可以是独立的

双口零落空时体系结构

空和满标志信号FIFO状态

可编程几乎空和几乎全部的标志可以被设置

到任何深度

可编程几乎空和几乎全部的标志默认

空+ 7 ，和全-7，分别

输出使能输出数据总线的高阻抗状态

先进的亚微米CMOS技术

可在32引脚塑料有引线芯片载体（ PLCC ）和

32引脚薄型四方扁平封装（ TQFP ）

对于通孔的产品请参见IDT72420 /七万二千二百一十分之七万二千二/

72220/72230/72240数据表

工业级温度范围（？ 40 ° C至+ 85°C ），可

功能框图

WCLK

WEN1

WEN2

- D

输入寄存器

偏移寄存器

PAE

PAF

写控制

逻辑

RAM阵列

64 x 9, 256 x 9,

512 x 9, 1,024 x 9,

2,048 x 9, 4,096 x 9,

8,192 x 9

旗

逻辑

写指针

读指针

读控制

逻辑

输出寄存器

复位逻辑

RCLK

REN1

REN2

- Q

2655 drw01

IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的SyncFIFO是集成设备技术，Inc.的注册商标。

商用和工业温度范围

2002

2002年9月

DSC-2655/2

IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO

64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9

商业和工业

温度范围

引脚配置

指数

32 31 30 29 28 27 26 25

WEN1

WCLK

WEN2/LD

32 31 30

WEN1

WCLK

WEN2/LD

PAF

PAE

GND

REN1

RCLK

REN2

9 10 11 12 13 14 15 16

PAF

PAE

GND

REN1

RCLK

REN2

14 15 16 17 18 19 20

2655 DRW 02

指数

2655 drw02a

TQFP （ PR32-1 ，订货代码： PF ）

顶视图

PLCC （ J32-1 ，订货代码： J），

顶视图

引脚说明

符号

名字

-D

数据输入

RESET

WCLK

WEN1

写时钟

写使能1

WEN2/

写使能2 /

负载

-Q

RCLK

REN1

REN2

PAE

PAF

数据输出

读时钟

读使能1

读使能2

OUTPUT ENABLE

空标志

可编程

几乎空标志

可编程

几乎满标志

满标志

动力

地

GND

I / O

描述

I数据输入， 9位总线。

我什么时候

置为低电平，内部读和写指针被设置到RAM阵列的第一位置，

和

PAF

变为高电平，并且

PAE

和

变低。上电后最初的写操作之前，需要进行重置。

我的数据被写入FIFO的WCLK低到高的转变时，写使能（S ）的断言。

我如果FIFO被配置为具有可编程的标志

WEN1

是只写使能引脚。当

WEN1

低，

数据被写入FIFO每低到高的跳变WCLK 。如果FIFO被配置为具有两个写

使，

WEN1

必须为低和WEN2必须为高电平以将数据写入到FIFO。数据将不被写入到

FIFO中，如果

是低的。

我的FIFO被复位时配置有两个写使能或可编程标志。如果WEN2 /

高

在复位时，该引脚作为第二个写使能。如果WEN2 /

为低电平复位时，该引脚用作控制

加载和读取可编程标志偏移。如果FIFO被配置成具有两个写使能

WEN1

必须

为LOW和WEN2必须为高电平以将数据写入到FIFO。数据将不被写入到FIFO中，如果

低。如果FIFO被配置为具有可编程的标志， WEN2 /

保持低电平写入或读取的

可编程标志偏移。

O数据输出的9位总线。

我的数据从FIFO读取RCLK时的低到高的转变

REN1

和

REN2

断言。

我什么时候

REN1

和

REN2

低，数据从FIFO中读取RCLK每低到高的转变。

数据将不会被从FIFO读出，如果

是低的。

我什么时候

REN1

和

REN2

低，数据从FIFO中读取RCLK每低到高的转变。

数据将不会被从FIFO读出，如果

是低的。

我什么时候

为低电平时，数据输出总线是有效的。如果

为高电平时，输出数据总线将处于高阻抗

状态。

当

为低时，所述的FIFO是空的，进一步的数据读出从输出被抑制。当

高，则

FIFO不为空。

同步到RCLK 。

当

PAE

为低电平时，FIFO几乎是空的基于所述偏置编程到FIFO。默认

在复位偏移是空+ 7。

PAE

同步到RCLK 。

当

PAF

为低电平时，FIFO几乎满基于所述偏移编程到FIFO中。默认偏移

在复位是全7 。

PAF

同步到WCLK 。

当

为低电平时，FIFO为满并且进一步的数据写入到输入被禁止。当

为高电平时，FIFO

没有满。

同步到WCLK 。

一个+5伏电源引脚。

一0伏接地引脚。

IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO

64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9

商业和工业

温度范围

绝对最大额定值

符号

TERM

英镑

OUT

等级

与端电压

对于GND

储存温度

直流输出电流

Com'l & Ind'l

-0.5到+7.0

-55到+125

-50到+50

单位

°C

推荐工作

条件

符号

GND

参数

电源电压

商业/工业

电源电压

输入高电压

商业/工业

输入低电压

商业/工业

工作温度

产业

分钟。

4.5

2.0

—

–40

典型值。马克斯。

5.0

5.5

—

0.8

+70

+85

单位

°C

注意：

1.强调超过绝对最大额定值可能会导致

永久损坏设备。这是一个额定值只和功能的操作

该设备在这些或以上的任何其他条件，在操作指示的

该规范的部分将得不到保证。暴露在绝对最大额定值

长时间条件下可能会影响其可靠性。

DC电气特性

（商业： V

= 5V ±10 ％，T

= 0 ° C至+ 70°C ;工业： V

= 5V ±10 ％，T

= -40 ° C至+ 85°C ）

IDT72421

IDT72201

IDT72211

IDT72221

IDT72231

IDT72241

Com'l和Ind'l

(1)

CLK

= 10，15， 25纳秒

符号

参数

分钟。

典型值。

马克斯。

(2)

(3)

CC1

(4,5,6)

CC2

(4,7)

输入漏电流（任何输入）

输出漏电流

输出逻辑“1”的电压，I

= -2mA

输出逻辑“ 0 ”电压，I

= 8毫安

有源电源电流

待机电流

–1

–10

2.4

—

0.4

IDT72251

Com'l和Ind'l

(1)

CLK

= 10，15， 25纳秒

分钟。

典型值。

马克斯。

–1

–10

2.4

—

0.4

注意事项：

1.工业温度范围的产品为为15ns和25ns的速度等级可作为标准的产品。

2.测量0.4

≤

≥

, 0.4

≤

OUT

≤

4.测试与产出开放（I

OUT

= 0).

5. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。

6.典型I

CC1

= 1.7 + 0.7*f

+ 0.02*C

（单位为mA）。

这些方程是有效的在下列条件下：

= 5V ，T

= 25 ° C，F

= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平），数据在f开关

/2, C

=容性负载（单位为pF ）。

7，所有输入= V

- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。

IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO

64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9

商业和工业

温度范围

AC电气特性

（商业： V

= 5V ±10 ％，T

= 0 ° C至+ 70°C ;工业： V

= 5V ±10 ％，T

= -40 ° C至+ 85°C ）

IDT72421L10

IDT72201L10

IDT72211L10

IDT72221L10

IDT72231L10

IDT72241L10

IDT72251L10

分钟。

马克斯。

—

100

6.5

—

4.5

—

4.5

—

0.5

—

0.5

—

6.5

—

6.5

—

6.5

—

6.5

—

Com'l & Ind'l

(1)

IDT72421L15

IDT72201L15

IDT72211L15

IDT72221L15

IDT72231L15

IDT72241L15

IDT72251L15

分钟。

马克斯。

—

66.7

—

Com'l & Ind'l

(1)

IDT72421L25

IDT72201L25

IDT72211L25

IDT72221L25

IDT72231L25

IDT72241L25

IDT72251L25

分钟。

马克斯。

—

符号

CLK

CLKH

CLKL

ENS

ENH

RSS

RSR

RSF

OLZ

OHZ

WFF

REF

PAF

PAE

SKEW1

SKEW2

参数

时钟周期频率

数据访问时间

时钟周期时间

时钟高电平时间

时钟低电平时间

数据建立时间

数据保持时间

使建立时间

能保持时间

复位脉冲宽度

(2)

复位设置时间

复位恢复时间

重置为国旗和输出时间

输出使能，以在低Z输出

(3)

输出使能到输出有效

输出使能到输出高-Z

(3)

写时钟为全旗

读时钟为空标志

写时钟可编程几乎满标志

读时钟可编程几乎空标志

读时钟&写时钟之间的偏移时间

空标志&满标志

读时钟&写时钟之间的偏移时间

几乎空标志&可编程几乎满标志

单位

兆赫

注意事项：

1.工业温度范围的产品为为15ns和25ns的速度等级可作为标准的产品。

2.脉冲宽度小于最小值是不允许的。

3.价值由设计保证，目前尚未进行测试。

AC测试条件

在脉冲电平

输入上升/下降时间

输入定时基准水平

输出参考电平

输出负载

GND到3.0V

3ns

1.5V

见图1

1.1K

D.U.T.

680

30pF*

电容

（ TA = + 25 ° C，F = 1.0MHz的）

符号

(2)

OUT

(1,2)

参数

输入电容

输出电容

条件

= 0V

OUT

= 0V

马克斯。

单位

2655 DRW 03

注意事项：

1.取消输出（ OE

≥

2.特征值，而不是目前的测试。

或等效电路

图1.输出负载

*包括夹具和范围电容

IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO

64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9

商业和工业

温度范围

信号说明

输入：

DATA IN （ D0 - D8 ）

数据输入9位宽度的数据。

输出使能（ OE ）

当输出使能（ OE ）有效（低电平），并行输出缓冲器

从输出寄存器接收数据。当输出使能（ OE ）被禁用

（高电平）时，Q输出的数据总线处于高阻抗状态。

写使能2 /加载（ WEN2 / LD ）

这是一个双功能引脚。 FIFO被复位时配置有

可编程标志或具有两个写使能，其允许深度扩展。

如果写使能2 /加载（ WEN2 / LD ）为高电平时复位（ RS =低电平）时，该引脚

作为一个第二写使能引脚。

如果FIFO被配置为具有两个写使能，当写使能

（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）为高电平时，数据可以

加载到在低到高的转变输入寄存器和RAM阵列

每一个写时钟（ WCLK ）。数据被存储在RAM阵列顺序地和

独立于任何正在进行读操作。

在这种配置中，当写使能（ WEN1 ）为高电平和/或写

使2 /加载（ WEN2 / LD）为低电平时，输入寄存器保存的先前的数据

并且允许没有新的数据被加载到寄存器中。

为了防止数据溢出，满标志（ FF）将变低，进一步抑制

写操作。当完成一个有效的读周期中，满标志（ FF ）

会去吨后高

WFF

，允许一个有效的写操作开始。写使能1 （ WEN1 ）

和写使能2 /加载（ WEN2 / LD）被忽略，当FIFO满。

在FIFO被配置为具有可编程的标志，当写使能

2 /加载（ WEN2 / LD ）为低电平复位（ RS = LOW）。该IDT72421 / 72201 /

72211/72221/72231/72241/72251设备包含4个8位偏移寄存器

其中可装载于输入数据，或读出的输出。见图

3的寄存器和默认值的大小的细节。

如果FIFO被配置为具有可编程的标志，当写使能

1 （ WEN1 ）和写使能2 /加载（ WEN2 / LD ）被设置为低，数据的输入

D被写入到空的（最低有效位）偏置在第一LOW-注册

写时钟（ WCLK ）中到高的转变。数据被写入到空（最

显著位）偏置在写的第二低到高的转变注册

时钟（ WCLK ），到完全（最低有效位）抵消了第三寄存器

转型，并进入全面（最高有效位）抵消了第四登记

过渡。写时钟（ WCLK ）的第五类过渡再次写入空

（最低有效位）偏移寄存器。

但是，在写入所有偏移寄存器不必发生在同一时间。一

两个偏置寄存器可以写入，然后通过将写使能2 /

负载（ WEN2 / LD ）引脚为高电平时，FIFO返回到正常的读/写

操作。当写使能2 /加载（ WEN2 / LD ）引脚设置为低电平时，写

使1（ WEN1 ）是低电平，下一个偏移中的序列寄存器被写入。

控制：

复位（RS）

每当复位（ RS ）输入被带到一个低复位完成

状态。在复位过程中，无论是内部读和写指针被设置到第一

位置。复位是上电后前一个写操作可以采取必要

的地方。的满标志（ FF）和可编程几乎满标志（ PAF）将被重置

以高t后，

RSF

。空标志（ EF）和可编程几乎空

标志（ PAE），将被复位为低电平TRSF之后。在复位过程中，输出寄存器

初始化为全零和偏移寄存器初始化为默认值。

写时钟（ WCLK ）

写周期的写时钟的低到高的转变开始

（ WCLK ）。数据建立时间和保持时间必须满足对于低到高

WCLK的过渡。的满标志（ FF）和可编程几乎满标志

（ PAF）是相对于WCLK的低到高的转变同步。

写和读时钟可以是异步或重合。

写使能1 （ WEN1 ）

如果FIFO配置为可编程标志，写使能1 （ WEN1 ）

是唯一的使能控制引脚。在这种配置中，当写使能1（ WEN1 ）

是LOW时，数据可以被加载到上LOW-输入寄存器和RAM阵列

每一个写时钟（ WCLK ）中到高的转变。数据被存储在RAM阵列中

顺序地和独立于任何正在进行读操作。

在这种配置中，当写使能1（ WEN1 ）为高电平时，输入寄存器

保持之前的数据，也没有新的数据被允许加载到寄存器中。

如果FIFO被配置为具有两个写使能，其允许深度

膨胀，有两个使能控制引脚。看到写使能2款

下面对在该结构中的操作。

为了防止数据溢出，满标志（ FF）将变低，进一步抑制

写操作。当完成一个有效的读周期中，满标志（ FF ）

会去吨后高

WFF

，允许一个有效的写操作开始。写使能1 （ WEN1 ）

当FIFO满时将被忽略。

读时钟（ RCLK ）

数据可以读取的输出上读取的低到高的转变

时钟（ RCLK ）。空标志（ EF）和可编程几乎空标志

（ PAE ）是相对于RCLK的低到高的转变同步。

写和读时钟可以是异步或重合。

读使能（ REN1 ，

REN2)

当两个读使能（ REN1 ，

REN2)

都低时，数据被从读

RAM阵列到输出寄存器的读的低到高的转变

时钟（ RCLK ）。

当任一读使能（ REN1 ，

REN2)

为高电平时，输出寄存器保存

先前的数据，并没有新的数据被允许加载到寄存器中。

当所有的数据已被从FIFO中，空标志（ EF ）读会

变为低电平，抑制进一步的读取操作。一次有效的写操作具有

已经完成，空标志（ EF）将前往吨后高

REF

和一个有效

阅读可以开始。在读使能（ REN1 ，

REN2)

被忽略，当FIFO

是空的。

WEN1

WCLK

选择

空偏移（ LSB ）

空偏移（ MSB ）

全偏移（ LSB ）

全偏移（ MSB ）

无操作

写入FIFO

无操作

注意：

一，在本表中， WEN2 = V的目的

2.同样的选择顺序适用于从寄存器中读取。

REN1

和

REN2

启用和阅读RCLK的低到高的转变进行。

图2.写偏移寄存器

CMOS SyncFIFO

8192 X 9

集成设备技术有限公司

先进

信息

IDT72251

产品特点：

8192 ×9位组织

引脚/功能与IDT72421兼容/ 722x1系列

15毫微秒的读/写周期时间

读写时钟可以是独立的

双口零落空时体系结构

空和满标志信号FIFO状态

可编程几乎空和几乎全部标志可以

被设置为任意深度

可编程几乎空和几乎全部标志

默认为清空+ 7 ，和全-7，分别

输出使能输出数据总线的高阻抗

状态

先进的亚微米CMOS技术

可提供32引脚塑料有引线芯片载体（ PLCC ）

工业级温度范围（ -40

C至+ 85

C）是可用

能，测试军事电气规范

描述：

该IDT72251 SyncFIFO 是一个非常高速，低

电源先入先出（ FIFO）存储器与时钟读

写控制。该IDT72251具有8192 ×9位内存

数组。这个FIFO是适用于多种数据的

缓冲的需要，如图形，局域网和

处理器间通信。

这个FIFO有一个9位输入和输出端口。输入端口

由自由振荡时钟（ WCLK ），和两个写控制

使能引脚（

WEN1

， WEN2 ）。数据被写入到

在每个时钟上升沿同步FIFO的写入

使能引脚被置位。输出端口被控制

另一个时钟引脚（ RCLK ）和两个读使能引脚（

REN1

REN2

）。读时钟可连接到写时钟为单

时钟操作或两个时钟可以运行一个异步

另一种为双时钟运行。输出使能引脚（

）是

设置在读出端口的输出的三态控制。

同步FIFO有两个固定的标志，空（

）和

全部（

）。两个可编程的标志，几乎空（

PAE

）和

几乎完全（

PAF

），提供了用于改进的系统控制。

可编程标志缺省为空+ 7和全7

PAE

和

PAF

上。可编程偏移标志

装载是由一个简单的状态机控制，并且启动

通过断言负载销（

该IDT72251采用IDT的高速制造

亚微米CMOS技术。

功能框图

WCLK

WEN2

输入寄存器

偏移寄存器

- D

写控制

逻辑

旗

逻辑

写指针

RAM阵列

8192 x 9

读指针

读控制

逻辑

输出寄存器

复位逻辑

RCLK

- Q

SyncFIFO是商标和IDT标志是集成设备技术，Inc.的注册商标。

3545 DRW 01

商业温度范围

1996

集成设备技术公司

有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。

1996年12月

DSC-3545/-

5.14

IDT72251 CMOS SyncFIFO

8192 x 9

商业温度范围

引脚配置

指数

PAF

PAE

GND

REN1

RCLK

REN2

32 31 30

WEN1

WCLK

WEN2/LD

J32-1

14 15 16 17 18 19 20

PLCC

顶视图

2655 DRW 02B

引脚说明

符号

-D

名字

数据输入

RESET

WCLK

写时钟

写使能1

WEN1

WEN2/

写使能2 /

负载

-Q

RCLK

数据输出

读时钟

读使能1

读使能2

OUTPUT ENABLE

空标志

REN1

REN2

PAE

PAF

GND

可编程

几乎空

旗

可编程

几乎满标志

满标志

动力

地

I / O

描述

数据输入为9位的总线。

当

置为低电平，内部读和写指针被设置到RAM阵列的第一位置，

和

PAF

变为高电平，并且

PAE

和

变低。在经过最初的写操作之前，需要进行重置

电。

数据被写入FIFO时写的WCLK由低到高的跳变

启用（S ）的断言。

如果FIFO被配置为具有可编程的标志

WEN1

是只写使能引脚。

当

WEN1

为低电平时，数据被写入FIFO每低到高的转变WCLK 。如果

在FIFO被配置成具有两个写使能

WEN1

必须为低和WEN2必须

高到数据写入到FIFO。数据将不被写入到FIFO中，如果

是低的。

FIFO被复位时配置有两个写使能或可编程标志。如果WEN2 /

为高电平复位时，该引脚用作第二个写使能。如果WEN2 /

为低电平时复位，

这个引脚作为一个控制加载和读取可编程标志偏移。如果FIFO

构造成具有两个写使能

WEN1

必须较低， WEN2必须为高电平写

数据到FIFO。数据将不被写入到FIFO中，如果

为LOW 。如果FIFO被配置

置的具有可编程的标志， WEN2 /

保持低电平写入或读取的可编程标志

偏移。

O数据输出的9位总线。

数据从FIFO中读取RCLK时的低到高的转变

REN1

和

REN2

是

断言。

当

REN1

和

REN2

低，数据从FIFO中读出每一个低到高的转变

的RCLK 。数据将不会被从FIFO读出，如果

是低的。

当

REN1

和

REN2

低，数据从FIFO中读出每一个低到高的转变

的RCLK 。数据将不会被从FIFO读出，如果

是低的。

当

为低电平时，数据输出总线是有效的。如果

为高电平时，输出的数据总线将在一个

高阻抗状态。

当

为低时，所述的FIFO是空的，进一步的数据读出从输出被抑制。当

为高电平时， FIFO不为空。

同步到RCLK 。

当

PAE

为低时，所述的FIFO是空的，几乎基于所述偏移编程到FIFO中。

默认的复位偏移空+ 7 。

PAE

同步到RCLK 。

当

PAF

为低电平时，FIFO几乎充满基于所述偏移编程到FIFO中。该

默认情况下，在复位偏移量是全7 。

PAF

同步到WCLK 。

当

为低电平时，FIFO为满并且进一步的数据写入到输入被禁止。当

HIGH时，FIFO未满。

同步到WCLK 。

一个+5伏电源引脚。

一0伏接地引脚。

2655 TBL 01

5.14

IDT72251 CMOS SyncFIFO

8192 x 9

商业温度范围

绝对最大额定值

(1)

符号

TERM

等级

端电压

关于

GND

操作

温度

在偏置

存储

温度

DC输出

当前

-0.5到+7.0

单位

推荐工作条件

符号

CCC

GND

参数

电源电压

输入高电压

输入低电压

分钟。

4.5

2.0

—

典型值。

5.0

—

马克斯。

5.5

—

0.8

单位

BIAS

英镑

OUT

0至+70

-55到+125

°C

2655 TBL 02

电容

= + 25 ° C，F = 1.0MHz的）

符号

(2)

OUT

(1,2)

参数

输入电容

输出电容

条件

= 0V

OUT

= 0V

马克斯。

单位

注意：

1.强调超过绝对最大额定值

可能对器件造成永久性损坏。这是一个额定值

该器件在这些或任何其它的条件和功能操作

以上这些表明，在业务部门的规格是不是

暗示。暴露在绝对最大额定值条件下工作

期间可能会影响其可靠性。

注意事项：

1.输出取消（

=高）。

2.特征值，而不是目前的测试。

DC电气特性

（商业： V

= 5V

10%, T

= 0 ° C至+ 70 ° C）

IDT72251

CLK

= 15, 20, 25, 35

典型值。

马克斯。

—

0.4

符号

(1)

(2)

CC1

(4)

参数

输入漏电流（任何输入）

输出漏电流

输出逻辑“1”的电压，I

= -2mA

输出逻辑“ 0 ”电压，I

= 8毫安

有源电源电流

分钟。

-1

-10

2.4

—

单位

注意事项：

1.测量0.4

≤

≥

IH ，

0.4

≤

OUT

≤

3 & 4 。

测量是用卸载输出。经测试，在f

CLK

= 20MHz的。

（ 3 ）典型I

CC1

= 30 + (f

CLK

* 0.5 /兆赫） + （六

CLK

* 0.02 / MHz的- pF）的毫安

（ 4 ）典型I

CC1

= 32 + (f

CLK

* 0.6 /兆赫） + （六

CLK

* 0.02 / MHz的- pF）的毫安

CLK

= 1/t

CLK 。

=外部容性负载（ 30pF的典型值）

5.14

IDT72251 CMOS SyncFIFO

8192 x 9

商业温度范围

AC电气特性

（商业： V

= 5V

10%, T

= 0 ° C至+ 70°C

符号

CLK

CLKH

CLKL

ENS

ENH

RSS

RSR

RSF

OLZ

OHZ

WFF

REF

PAF

PAE

参数

时钟周期频率

数据访问时间

时钟周期时间

时钟高电平时间

时钟低电平时间

数据建立时间

数据保持时间

使建立时间

能保持时间

复位脉冲

宽度

(1)

复位建立时间

复位恢复时间

重置为标志的时间和输出时间

输出使能，以在低Z输出

(2)

输出使能到输出有效

输出使能到输出高-Z

(2)

写时钟为全旗

读时钟为空标志

写时钟可编程几乎满标志

读时钟可编程几乎空标志

72251L15

分钟。马克斯。

—

66.7

—

72251L20

72251L25

分钟。马克斯。

分钟。

马克斯。

—

72251L35

分钟。

马克斯。

—

28.6

—

单位

兆赫

SKEW1

读时钟和写时钟之间的偏移时间

对空标志和满标志

SKEW2

读时钟和写时钟之间的偏移时间

可编程几乎空标志和

可编程几乎满标志

注意事项：

1.脉冲宽度小于最小值是不允许的。

2.价值由设计保证，目前尚未进行测试。

1.1K

D.U.T.

AC测试条件

在脉冲电平

输入上升/下降时间

输入定时基准水平

输出参考电平

输出负载

GND到3.0V

3ns

1.5V

见图1

2655 TBL 09

680

30pF*

2655 DRW 03

或等效电路

图1.输出负载

*包括夹具和范围电容。

5.14

IDT72251 CMOS SyncFIFO

8192 x 9

商业温度范围

信号说明

输入：

DATA IN （D

- D

) —

数据输入9位宽度的数据。

控制：

复位（

)

- 复位完成时复位

(

）输入为低电平状态。在复位过程中，内部

读写指针被设置到第一位置。复位的

前一个写操作可以在上电后需要

的地方。全旗（

）和可编程几乎满标志

(

PAF

）将被重置为HIGH吨后

RSF

。空标志（

）和

可编程几乎空标志（

PAE

）将被重置为低电平

吨后

RSF

。在复位时，输出寄存器初始化为所有

零和偏移寄存器被初始化为它们的默认

值。

写时钟（ WCLK ）

- 写周期的开始

低到高的写时钟（ WCLK ）的过渡。数据设定

建立和保持时间，必须满足在相对于所述低到高

写时钟（ WCLK ）的过渡。全旗（

）和

可编程几乎满标志（

PAF

）与同步

相对于写入时钟的低到高的跳变

（ WCLK ）。

写和读时钟可以是异步或

重合。

写使能1 （

WEN1

)

- 如果FIFO被配置为

可编程标志，写使能1 （

WEN1

）是唯一

使能控制引脚。在这种配置中，当写使能1

(

WEN1

）为低电平时，数据可以被加载到输入寄存器和

在每个写时钟的低到高的跳变RAM阵列

（ WCLK ）。数据被存储在RAM阵列顺序地和

独立于任何正在进行读操作。

在这种配置中，当写使能1（

WEN1

）为高电平时，

输入寄存器保持之前的数据，也没有新的数据是

允许被加载到寄存器中。

如果FIFO被配置为具有两个写使能，其中

允许深度扩展中，有两个使能控制引脚。

看到写使能以下操作2款在这

配置。

为了防止数据溢出，全旗（

）将变低，

抑制进一步的写操作。当完成一个

有效的读周期，满标志（

）会去吨后高

WFF

允许一个有效的写操作开始。写使能1 （

WEN1

）是

忽略了当FIFO满。

读时钟（ RCLK ）

- 数据可以在读取输出

读时钟（ RCLK ）的低到高的转变。该

空标志（

）和可编程几乎空标志（

PAE

)

关于同步到低到高的跳变

的读出时钟（ RCLK ）。

写和读时钟可以是异步或

重合。

读使能（

REN1

REN2

)

- 当两个读使能

(

REN1

REN2

）是低电平时，数据从RAM阵列读

在读的低到高转换输出寄存器

时钟（ RCLK ）。

当任一读使能（

REN1

REN2

）为高电平，则

输出寄存器保存的先前的数据和没有新的数据是

允许被加载到寄存器中。

当所有的数据已被从FIFO中时，空读

旗（

）将变低，抑制了进一步的读取操作。一旦

一个有效的写操作已经完成，所述空

旗（

）会去吨后高

REF

和一个有效的读取就可以开始。

在读使能（

REN1

REN2

）被忽略，当FIFO

是空的。

输出使能（

)

- 当输出使能（

）是

使能（低电平），并行输出缓冲器接收从数据

输出寄存器。当输出使能（

）被禁用

（高电平）时，Q输出的数据总线处于高阻抗状态。

写使能2 /加载（ WEN2 /

)

- 这是一个双重目的的

引脚。 FIFO被复位时配置有可编程的

标志或有两个写使能，这使得深度

扩展。如果写使能2 /加载（ WEN2 /

）被设置为高，在

复位（

= LOW ）时，此引脚用作第二个写使能

引脚。

如果FIFO被配置为具有两个写使能，当

写使能（

WEN1

）低和写使能2 /加载（ WEN2 /

）为高电平时，数据可以被加载到输入寄存器和

在每个写时钟的低到高的跳变RAM阵列

（ WCLK ）。数据被存储在RAM阵列顺序地和

独立于任何正在进行读操作。

在这种配置中，当写使能（

WEN1

）为高

和/或写使能2 /加载（ WEN2 /

）为低电平时，输入

寄存器保存的先前的数据和没有新的数据被允许

被加载到寄存器中。

为了防止数据溢出，全旗（

）将变低，

抑制进一步的写操作。当完成一个

有效的读周期，满标志（

）会去吨后高

WFF

允许一个有效的写操作开始。写使能1 （

WEN1

）和写

启用2 /加载（ WEN2 /

）被忽略，当FIFO满。

在FIFO被配置为具有可编程的标志时

写使能2 /加载（ WEN2 /

）为低电平复位

(

=低）。该IDT7225设备包含4个8位偏移

寄存器可以与数据被装载在输入或读取

上的输出。参见图3的大小细节

寄存器和默认值。

如果FIFO被配置为具有可编程的标志时

写使能1 （

WEN1

）和写使能2 /加载（ WEN2 /

）被设置为低，在输入三维数据被写入到空

（最低有效位）的偏移量上注册的第一个低到高

写时钟（ WCLK ）的过渡。数据被写入到

空（最高有效位），偏移在第二寄存器

低到高的写入时钟（ WCLK ），过渡到

满（最低有效位）的偏移量上的第三过渡寄存器

和成满（最高有效位）抵消了注册

第四个转变。写入时钟的第五类过渡（ WCLK ）

再次写入到空（最低有效位），偏移寄存器。

5.14

CMOS SyncFIFO

64 x 9, 256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

4096 ×9和8,192 ×9

产品特点：

IDT72421 ， IDT72201

IDT72211 ， IDT72221

IDT72231 ， IDT72241

IDT72251

描述：

该IDT72421 /七万二千二百一十一分之七万二千二百零一/ 72231分之72221 / 72251分之72241 SyncFIFO

非常高速，低功耗的先入先出（FIFO）存储器与

主频读写控制。这些器件具有64 ，256， 512 ， 1024 ，

2048 ， 4096和8192 ×9位的存储器阵列，分别。这些FIFO是

适用于各种各样的数据缓冲的需要，如图形，局域

网络和处理器间的通信。

这些FIFO中有9位的输入和输出端口。输入端口被控制

通过一个自由运行的时钟（ WCLK ），和两个写使能引脚（ WEN1 ， WEN2 ）。

数据被写入到同步FIFO上的每个时钟的上升沿时

写使能引脚被置位。输出端口由另一个时钟控制

引脚（ RCLK ）和两个读使能引脚（ REN1 ，

REN2).

读时钟可以

绑在写时钟为单一的时钟操作或两个时钟可以运行

异步一为双时钟运行另一个。输出使能引脚

（OE ）设置在所述读端口的输出的三态控制。

同步FIFO中有两个固定的标志，空（ EF ）和满（ FF ）。

两个可编程的标志，几乎空（ PAE ）和几乎全部（ PAF ），是

提供改进的系统控制。可编程标志默认

空+ 7和全7

PAE

和

PAF ，

分别。可编程标志

偏移装载是由一个简单的状态机控制，并通过发出启动

负载销（LD）。

这些FIFO使用IDT的高速亚微米CMOS捏造

技术。

64× 9位组织（ IDT72421 ）

256 ×9位组织（ IDT72201 ）

512× 9位组织（ IDT72211 ）

1,024× 9位组织（ IDT72221 ）

2048 ×9位组织（ IDT72231 ）

4096 ×9位组织（ IDT72241 ）

8,192 ×9位组织（ IDT72251 ）

10纳秒的读/写周期时间

读写时钟可以是独立的

双口零落空时体系结构

空和满标志信号FIFO状态

可编程几乎空和几乎全部的标志可以被设置

到任何深度

可编程几乎空和几乎全部的标志默认

空+ 7 ，和全-7，分别

输出使能输出数据总线的高阻抗状态

先进的亚微米CMOS技术

可在32引脚塑料有引线芯片载体（ PLCC ）和

32引脚薄型四方扁平封装（ TQFP ）

对于通孔的产品请参见IDT72420 /七万二千二百一十分之七万二千二/

72220/72230/72240数据表

工业级温度范围（？ 40 ° C至+ 85°C ），可

功能框图

WCLK

WEN1

WEN2

- D

输入寄存器

偏移寄存器

PAE

PAF

写控制

逻辑

RAM阵列

64 x 9, 256 x 9,

512 x 9, 1,024 x 9,

2,048 x 9, 4,096 x 9,

8,192 x 9

旗

逻辑

写指针

读指针

读控制

逻辑

输出寄存器

复位逻辑

RCLK

REN1

REN2

- Q

2655 drw01

IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的SyncFIFO是集成设备技术，Inc.的注册商标。

商用和工业温度范围

2002

2002年9月

DSC-2655/2

IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO

64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9

商业和工业

温度范围

引脚配置

指数

32 31 30 29 28 27 26 25

WEN1

WCLK

WEN2/LD

32 31 30

WEN1

WCLK

WEN2/LD

PAF

PAE

GND

REN1

RCLK

REN2

9 10 11 12 13 14 15 16

PAF

PAE

GND

REN1

RCLK

REN2

14 15 16 17 18 19 20

2655 DRW 02

指数

2655 drw02a

TQFP （ PR32-1 ，订货代码： PF ）

顶视图

PLCC （ J32-1 ，订货代码： J），

顶视图

引脚说明

符号

名字

-D

数据输入

RESET

WCLK

WEN1

写时钟

写使能1

WEN2/

写使能2 /

负载

-Q

RCLK

REN1

REN2

PAE

PAF

数据输出

读时钟

读使能1

读使能2

OUTPUT ENABLE

空标志

可编程

几乎空标志

可编程

几乎满标志

满标志

动力

地

GND

I / O

描述

I数据输入， 9位总线。

我什么时候

置为低电平，内部读和写指针被设置到RAM阵列的第一位置，

和

PAF

变为高电平，并且

PAE

和

变低。上电后最初的写操作之前，需要进行重置。

我的数据被写入FIFO的WCLK低到高的转变时，写使能（S ）的断言。

我如果FIFO被配置为具有可编程的标志

WEN1

是只写使能引脚。当

WEN1

低，

数据被写入FIFO每低到高的跳变WCLK 。如果FIFO被配置为具有两个写

使，

WEN1

必须为低和WEN2必须为高电平以将数据写入到FIFO。数据将不被写入到

FIFO中，如果

是低的。

我的FIFO被复位时配置有两个写使能或可编程标志。如果WEN2 /

高

在复位时，该引脚作为第二个写使能。如果WEN2 /

为低电平复位时，该引脚用作控制

加载和读取可编程标志偏移。如果FIFO被配置成具有两个写使能

WEN1

必须

为LOW和WEN2必须为高电平以将数据写入到FIFO。数据将不被写入到FIFO中，如果

低。如果FIFO被配置为具有可编程的标志， WEN2 /

保持低电平写入或读取的

可编程标志偏移。

O数据输出的9位总线。

我的数据从FIFO读取RCLK时的低到高的转变

REN1

和

REN2

断言。

我什么时候

REN1

和

REN2

低，数据从FIFO中读取RCLK每低到高的转变。

数据将不会被从FIFO读出，如果

是低的。

我什么时候

REN1

和

REN2

低，数据从FIFO中读取RCLK每低到高的转变。

数据将不会被从FIFO读出，如果

是低的。

我什么时候

为低电平时，数据输出总线是有效的。如果

为高电平时，输出数据总线将处于高阻抗

状态。

当

为低时，所述的FIFO是空的，进一步的数据读出从输出被抑制。当

高，则

FIFO不为空。

同步到RCLK 。

当

PAE

为低电平时，FIFO几乎是空的基于所述偏置编程到FIFO。默认

在复位偏移是空+ 7。

PAE

同步到RCLK 。

当

PAF

为低电平时，FIFO几乎满基于所述偏移编程到FIFO中。默认偏移

在复位是全7 。

PAF

同步到WCLK 。

当

为低电平时，FIFO为满并且进一步的数据写入到输入被禁止。当

为高电平时，FIFO

没有满。

同步到WCLK 。

一个+5伏电源引脚。

一0伏接地引脚。

IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO

64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9

商业和工业

温度范围

绝对最大额定值

符号

TERM

英镑

OUT

等级

与端电压

对于GND

储存温度

直流输出电流

Com'l & Ind'l

-0.5到+7.0

-55到+125

-50到+50

单位

°C

推荐工作

条件

符号

GND

参数

电源电压

商业/工业

电源电压

输入高电压

商业/工业

输入低电压

商业/工业

工作温度

产业

分钟。

4.5

2.0

—

–40

典型值。马克斯。

5.0

5.5

—

0.8

+70

+85

单位

°C

注意：

1.强调超过绝对最大额定值可能会导致

永久损坏设备。这是一个额定值只和功能的操作

该设备在这些或以上的任何其他条件，在操作指示的

该规范的部分将得不到保证。暴露在绝对最大额定值

长时间条件下可能会影响其可靠性。

DC电气特性

（商业： V

= 5V ±10 ％，T

= 0 ° C至+ 70°C ;工业： V

= 5V ±10 ％，T

= -40 ° C至+ 85°C ）

IDT72421

IDT72201

IDT72211

IDT72221

IDT72231

IDT72241

Com'l和Ind'l

(1)

CLK

= 10，15， 25纳秒

符号

参数

分钟。

典型值。

马克斯。

(2)

(3)

CC1

(4,5,6)

CC2

(4,7)

输入漏电流（任何输入）

输出漏电流

输出逻辑“1”的电压，I

= -2mA

输出逻辑“ 0 ”电压，I

= 8毫安

有源电源电流

待机电流

–1

–10

2.4

—

0.4

IDT72251

Com'l和Ind'l

(1)

CLK

= 10，15， 25纳秒

分钟。

典型值。

马克斯。

–1

–10

2.4

—

0.4

注意事项：

1.工业温度范围的产品为为15ns和25ns的速度等级可作为标准的产品。

2.测量0.4

≤

≥

, 0.4

≤

OUT

≤

4.测试与产出开放（I

OUT

= 0).

5. RCLK和WCLK切换，在20 MHz和数据输入的开关频率为10 MHz 。

6.典型I

CC1

= 1.7 + 0.7*f

+ 0.02*C

（单位为mA）。

这些方程是有效的在下列条件下：

= 5V ，T

= 25 ° C，F

= WCLK频率= RCLK频率（以MHz为单位，采用TTL电平），数据在f开关

/2, C

=容性负载（单位为pF ）。

7，所有输入= V

- 0.2V或GND + 0.2V ，除RCLK和WCLK ，这在20 MHz的切换。

IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO

64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9

商业和工业

温度范围

AC电气特性

（商业： V

= 5V ±10 ％，T

= 0 ° C至+ 70°C ;工业： V

= 5V ±10 ％，T

= -40 ° C至+ 85°C ）

IDT72421L10

IDT72201L10

IDT72211L10

IDT72221L10

IDT72231L10

IDT72241L10

IDT72251L10

分钟。

马克斯。

—

100

6.5

—

4.5

—

4.5

—

0.5

—

0.5

—

6.5

—

6.5

—

6.5

—

6.5

—

Com'l & Ind'l

(1)

IDT72421L15

IDT72201L15

IDT72211L15

IDT72221L15

IDT72231L15

IDT72241L15

IDT72251L15

分钟。

马克斯。

—

66.7

—

Com'l & Ind'l

(1)

IDT72421L25

IDT72201L25

IDT72211L25

IDT72221L25

IDT72231L25

IDT72241L25

IDT72251L25

分钟。

马克斯。

—

符号

CLK

CLKH

CLKL

ENS

ENH

RSS

RSR

RSF

OLZ

OHZ

WFF

REF

PAF

PAE

SKEW1

SKEW2

参数

时钟周期频率

数据访问时间

时钟周期时间

时钟高电平时间

时钟低电平时间

数据建立时间

数据保持时间

使建立时间

能保持时间

复位脉冲宽度

(2)

复位设置时间

复位恢复时间

重置为国旗和输出时间

输出使能，以在低Z输出

(3)

输出使能到输出有效

输出使能到输出高-Z

(3)

写时钟为全旗

读时钟为空标志

写时钟可编程几乎满标志

读时钟可编程几乎空标志

读时钟&写时钟之间的偏移时间

空标志&满标志

读时钟&写时钟之间的偏移时间

几乎空标志&可编程几乎满标志

单位

兆赫

注意事项：

1.工业温度范围的产品为为15ns和25ns的速度等级可作为标准的产品。

2.脉冲宽度小于最小值是不允许的。

3.价值由设计保证，目前尚未进行测试。

AC测试条件

在脉冲电平

输入上升/下降时间

输入定时基准水平

输出参考电平

输出负载

GND到3.0V

3ns

1.5V

见图1

1.1K

D.U.T.

680

30pF*

电容

（ TA = + 25 ° C，F = 1.0MHz的）

符号

(2)

OUT

(1,2)

参数

输入电容

输出电容

条件

= 0V

OUT

= 0V

马克斯。

单位

2655 DRW 03

注意事项：

1.取消输出（ OE

≥

2.特征值，而不是目前的测试。

或等效电路

图1.输出负载

*包括夹具和范围电容

IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO

64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9

商业和工业

温度范围

信号说明

输入：

DATA IN （ D0 - D8 ）

数据输入9位宽度的数据。

输出使能（ OE ）

当输出使能（ OE ）有效（低电平），并行输出缓冲器

从输出寄存器接收数据。当输出使能（ OE ）被禁用

（高电平）时，Q输出的数据总线处于高阻抗状态。

写使能2 /加载（ WEN2 / LD ）

这是一个双功能引脚。 FIFO被复位时配置有

可编程标志或具有两个写使能，其允许深度扩展。

如果写使能2 /加载（ WEN2 / LD ）为高电平时复位（ RS =低电平）时，该引脚

作为一个第二写使能引脚。

如果FIFO被配置为具有两个写使能，当写使能

（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）为高电平时，数据可以

加载到在低到高的转变输入寄存器和RAM阵列

每一个写时钟（ WCLK ）。数据被存储在RAM阵列顺序地和

独立于任何正在进行读操作。

在这种配置中，当写使能（ WEN1 ）为高电平和/或写

使2 /加载（ WEN2 / LD）为低电平时，输入寄存器保存的先前的数据

并且允许没有新的数据被加载到寄存器中。

为了防止数据溢出，满标志（ FF）将变低，进一步抑制

写操作。当完成一个有效的读周期中，满标志（ FF ）

会去吨后高

WFF

，允许一个有效的写操作开始。写使能1 （ WEN1 ）

和写使能2 /加载（ WEN2 / LD）被忽略，当FIFO满。

在FIFO被配置为具有可编程的标志，当写使能

2 /加载（ WEN2 / LD ）为低电平复位（ RS = LOW）。该IDT72421 / 72201 /

72211/72221/72231/72241/72251设备包含4个8位偏移寄存器

其中可装载于输入数据，或读出的输出。见图

3的寄存器和默认值的大小的细节。

如果FIFO被配置为具有可编程的标志，当写使能

1 （ WEN1 ）和写使能2 /加载（ WEN2 / LD ）被设置为低，数据的输入

D被写入到空的（最低有效位）偏置在第一LOW-注册

写时钟（ WCLK ）中到高的转变。数据被写入到空（最

显著位）偏置在写的第二低到高的转变注册

时钟（ WCLK ），到完全（最低有效位）抵消了第三寄存器

转型，并进入全面（最高有效位）抵消了第四登记

过渡。写时钟（ WCLK ）的第五类过渡再次写入空

（最低有效位）偏移寄存器。

但是，在写入所有偏移寄存器不必发生在同一时间。一

两个偏置寄存器可以写入，然后通过将写使能2 /

负载（ WEN2 / LD ）引脚为高电平时，FIFO返回到正常的读/写

操作。当写使能2 /加载（ WEN2 / LD ）引脚设置为低电平时，写

使1（ WEN1 ）是低电平，下一个偏移中的序列寄存器被写入。

控制：

复位（RS）

每当复位（ RS ）输入被带到一个低复位完成

状态。在复位过程中，无论是内部读和写指针被设置到第一

位置。复位是上电后前一个写操作可以采取必要

的地方。的满标志（ FF）和可编程几乎满标志（ PAF）将被重置

以高t后，

RSF

。空标志（ EF）和可编程几乎空

标志（ PAE），将被复位为低电平TRSF之后。在复位过程中，输出寄存器

初始化为全零和偏移寄存器初始化为默认值。

写时钟（ WCLK ）

写周期的写时钟的低到高的转变开始

（ WCLK ）。数据建立时间和保持时间必须满足对于低到高

WCLK的过渡。的满标志（ FF）和可编程几乎满标志

（ PAF）是相对于WCLK的低到高的转变同步。

写和读时钟可以是异步或重合。

写使能1 （ WEN1 ）

如果FIFO配置为可编程标志，写使能1 （ WEN1 ）

是唯一的使能控制引脚。在这种配置中，当写使能1（ WEN1 ）

是LOW时，数据可以被加载到上LOW-输入寄存器和RAM阵列

每一个写时钟（ WCLK ）中到高的转变。数据被存储在RAM阵列中

顺序地和独立于任何正在进行读操作。

在这种配置中，当写使能1（ WEN1 ）为高电平时，输入寄存器

保持之前的数据，也没有新的数据被允许加载到寄存器中。

如果FIFO被配置为具有两个写使能，其允许深度

膨胀，有两个使能控制引脚。看到写使能2款

下面对在该结构中的操作。

为了防止数据溢出，满标志（ FF）将变低，进一步抑制

写操作。当完成一个有效的读周期中，满标志（ FF ）

会去吨后高

WFF

，允许一个有效的写操作开始。写使能1 （ WEN1 ）

当FIFO满时将被忽略。

读时钟（ RCLK ）

数据可以读取的输出上读取的低到高的转变

时钟（ RCLK ）。空标志（ EF）和可编程几乎空标志

（ PAE ）是相对于RCLK的低到高的转变同步。

写和读时钟可以是异步或重合。

读使能（ REN1 ，

REN2)

当两个读使能（ REN1 ，

REN2)

都低时，数据被从读

RAM阵列到输出寄存器的读的低到高的转变

时钟（ RCLK ）。

当任一读使能（ REN1 ，

REN2)

为高电平时，输出寄存器保存

先前的数据，并没有新的数据被允许加载到寄存器中。

当所有的数据已被从FIFO中，空标志（ EF ）读会

变为低电平，抑制进一步的读取操作。一次有效的写操作具有

已经完成，空标志（ EF）将前往吨后高

REF

和一个有效

阅读可以开始。在读使能（ REN1 ，

REN2)

被忽略，当FIFO

是空的。

WEN1

WCLK

选择

空偏移（ LSB ）

空偏移（ MSB ）

全偏移（ LSB ）

全偏移（ MSB ）

无操作

写入FIFO

无操作

注意：

一，在本表中， WEN2 = V的目的

2.同样的选择顺序适用于从寄存器中读取。

REN1

和

REN2

启用和阅读RCLK的低到高的转变进行。

图2.写偏移寄存器