【128K ×36 ， 3.3V同步IDT71V547SRAM与ZBT 功能，连拍计数器和流过输出特点】,IC型号IDT71V547S90PFI,IDT71V547S90PFI PDF资料,IDT71V547S90PFI经销商,ic,电子元器件-51电子网

128K ×36 ， 3.3V同步

IDT71V547

SRAM与ZBT 功能，连拍

计数器和流过输出

特点

128K ×36的内存配置，流过输出

支持高性能系统的运行速度 - 95 MHz的

（ 8ns的时钟到数据访问）

ZBT

特点 - 读和写之间没有死循环

周期

内部同步信号消除了需要

控制

单R / W （读/写）控制引脚

4字突发能力（交错或线性）

单个字节写（ BW

）控制（可配合活动）

三芯片使简单的深度扩张

3.3V单电源（ ± 5 ％）

封装在一个JEDEC标准的100引脚TQFP封装

该IDT71V547包含地址，数据输入和控制信号寄存器。

输出是通流（不输出数据寄存器）。输出使能

唯一的异步信号，并且可以用于禁止输出在

任何给定的时间。

时钟使能（ CEN ）引脚允许IDT71V547的操作

只要有必要暂停。所有的同步输入是

当忽略

CEN

高，内部设备寄存器将举行

它们以前的值。

有三个芯片使能引脚（ CE

，CE

），允许用户

在需要时取消该设备。如果这三个中的任何一个处于非活动状态

当ADV / LD为低时，没有新的存储器操作启动和任何

一阵进程被中断。然而，任何挂起的数据传输（读取

或写入）将完成。数据总线将三态，一个周期后，

芯片被取消或写启动。

该IDT71V547具有一个片上串计数器。在突发模式中，所述

IDT71V547可以提供四个周期数据的呈现单一地址

到SRAM中。色同步信号序列的顺序由定义

LBO

输入

引脚。该

LBO

引脚选择线性和交错突发序列之间。

该ADV / LD信号用于加载新的外部地址（ADV / LD =

LOW ）或增加内部突发计数器（ ADV / LD =高）。

该IDT71V547 SRAM采用IDT的高性能，高容量

3.3V CMOS工艺制造，并封装在一个JEDEC标准14毫米X

20毫米100引脚薄型塑料四方扁平封装（ TQFP ）高密度电路板。

描述

该IDT71V547是3.3V高速4718592位（ 4.5兆）

同步SRAM组织为128K ×36位。它被设计为消除

转身之间读取和写入的总线时，死者的总线周期，

或者写入和读取。因此，已经给定的名称ZBT

或零总线

周转。

地址和控制信号被施加到SRAM中一个时钟

周期，并且在下一个时钟周期中，它的相关联的数据的周期发生时，无论是

读取或写入。

引脚说明摘要

- A

，CE

读/写

CEN

CLK

ADV / LD

LBO

I / O

- I / O

， I / O

I / O

地址输入

三芯片使

OUTPUT ENABLE

读/写信号

时钟使能

单个字节写入选择

时钟

提前破灭地址/加载新地址

线性/交错突发订单

数据输入/输出

3.3V电源

地

输入

I / O

供应

同步

异步

同步

不适用

同步

STATIC

同步

STATIC

3822 TBL 01

ZBT和零总线周转是为Integrated Device Technology ， Inc.的商标，该架构支持美光科技和摩托罗拉公司

1999年12月

DSC-3822/03

1999集成设备技术有限公司

IDT71V547 ， 128K ×36 ， 3.3V同步SRAM与

ZBT 功能，突发计数器和流过输出

商用和工业温度范围

引脚德网络nitions

(1)

符号

- A

引脚功能

地址输入

I / O

活跃

不适用

描述

同步地址输入。地址寄存器由组合触发

CLK， ADV / LD低的上升沿，

CEN

低，真正的芯片使。

ADV / LD是用于加载新的内部寄存器的同步输入

地址和控制时，它被采样为低电平，在时钟的上升沿

芯片的选择。当ADV / LD低与芯片取消选择，在任何突发

进度被终止。当ADV / LD采样为高电平则内部爆裂

计数器先进的，这是正在进行的任何突发。外部地址

当ADV / LD采样为高电平被忽略。

R / W信号是一个同步输入，用于标识是否当前的负载周期

开始是读或写访问存储阵列。对于数据总线活动

当前的周期需要放置一个时钟周期之后。

同步时钟使能输入。当

CEN

采样为高电平，其他

同步输入，包括时钟被忽略，输出保持不变。

的效果

CEN

采样高的器件输出好像是从低到高

时钟转换并没有出现。对于正常操作，

CEN

在必须进行采样低

在时钟脉冲上升沿。

同步字节写使能。使9位的字节都有自己的有源低字节

写使能。负载写周期（当R / W和ADV / LD进行采样低电平）

相应的字节写信号（BW

）必须是有效的。字节写信号

还必须对突发写入的每个周期中有效。字节写信号被忽略

当R / W采样为高电平。数据的相应字节（多个）被写入到

一个周期后的设备。

都可以接低电平，如果总是在做写入

整个36位字。

同步低电平有效芯片使能。

和

使用带有CE

启用IDT71V547 。（ CE

高采样或CE

采样低点）和

ADV / LD低在时钟的上升沿，将启动一个取消选择周期。此设备具有

一周期取消选择，即数据总线将三态，取消选择后，一个时钟周期

被启动。

Synchronout高电平有效芯片使能。 CE

用于与

和

启用

该芯片。 CE

有极性反相，但其它方面与

和

这是时钟输入到IDT71V547 。以外

OE ，

所有时序参考

该装置是由相对于CLK的上升沿。

数据输入/输出（ I / O）引脚。数据输入路径被登记时，由触发

上升CLK的边缘。该数据输出路径是通流（无输出寄存器）。

突发为了选择输入。当

LBO

是高的交错突发序列是

选择。当

LBO

是低的线性脉冲串顺序被选择。

LBO

是一个静态

直流输入。

异步输出使能。

必须是低以从71V547读取数据。

当

较高的I / O引脚处于高阻抗状态。

不需要

要积极控制读取和写入周期。在正常操作中，

可以

接低电平。

3.3V电源输入。

接地引脚。

3822 TBL 02

ADV / LD

地址/负载

不适用

读/写

不适用

CEN

时钟使能

低

单个字节

写入启用

低

芯片使

低

CE2

CLK

I / O

- I / O

I / O

P1 -

I / O

LBO

芯片使能

时钟

数据输入/输出

线性突发

订单

OUTPUT ENABLE

I / O

高

不适用

低

电源

地

不适用

注意：

1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。

IDT71V547 ， 128K ×36 ， 3.3V同步SRAM与

ZBT 功能，突发计数器和流过输出

商用和工业温度范围

功能框图

LBO

地址A [ 0:16 ]

权证

， CE2

权证

读/写

ADV / LD

CLK

控制

128K ×36位

存储阵列

地址

输入寄存器

控制逻辑

MUX

时钟

SEL

门

数据I / O [ 0点31 ] ， I / O P [ 1 ： 4 ]

3822 DRW 01

推荐工作

温度和电源电压

GRADE

产业

温度

C至+70

-40

C至+ 85

3.3V±5%

3822 TBL 03

建议的直流工作

条件

符号

参数

电源电压

地

输入高电压 - 输入

输入高电压 - I / O

输入低电压

分钟。

3.135

2.0

-0.5

(1)

典型值。

3.3

____

马克斯。

3.465

4.6

+0.3

(2)

0.8

单位

3822 TBL 04

注意事项：

1. V

（分钟） = -1.0V脉冲宽度小于T

CYC

/ 2 ，每秒一次循环。

2. V

（最大） = + 6.0V为脉冲宽度小于吨

CYC

/ 2 ，每秒一次循环。

6.42

IDT71V547 ， 128K ×36 ， 3.3V同步SRAM与

ZBT 功能，突发计数器和流过输出

商用和工业温度范围

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

I / O

(1)

I / O

CLK

读/写

ADV / LD

(2)

引脚配置

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

PK100-1

I / O

LBO

顶视图

TQFP

3822 DRW 02

注意事项：

1.引脚14不具有直接连接到V

只要输入电压为< V

2.引脚83和84是保留给未来的一

（ 8M ）和A

（ 16M ）分别。

绝对最大额定值

(1)

符号

TERM

(2)

等级

端电压

相对于GND

端电压

相对于GND

工作温度

在偏置温度

储存温度

功耗

直流输出电流

价值

-0.5到+4.6

-0.5到V

+0.5

0至+70

-55到+125

2.0

单位

= + 25 ° C，F = 1.0MHz的， TQFP封装）

符号

I / O

参数

(1)

输入电容

I / O容量

条件

= 3DV

OUT

= 3DV

马克斯。

单位

3822 TBL 06

电容

TERM

(3)

BIAS

英镑

OUT

注意：

1.该参数由器件特性保证，但未经生产测试。

3822 TBL 05

注意事项：

1.强调超过绝对最大额定值可能

对器件造成永久性损坏。这是一个值仅为

该设备在这些或以上的任何其他条件的功能操作

在本规范的业务部门所标明是不是暗示。曝光

在绝对最大额定值条件下工作会影响

可靠性。

2. V

输入端而已。

3. I / O端子。

IDT71V547 ， 128K ×36 ， 3.3V同步SRAM与

ZBT 功能，突发计数器和流过输出

商用和工业温度范围

同步真值表

(1)

CEN

读/写

芯片

(5)

启用

SELECT

DESELECT

ADV / LD

有效

地址

二手

外

国内

PREVIOUIS周期

LOAD WRITE /

突发写

LOAD读/

突发读

取消选择/ NOOP

当前周期

LOAD写

LOAD读

突发写

（提前爆计数器）

(2)

突发读

（提前爆计数器）

(2)

DESELECT或停止

(3)

NOOP

暂停

(4)

I / O

（ 1周后）

(7)

成为HiZ

以前的值

3822 TBL 07

注意事项：

1. L = V

，H = V

， X =无关。

2.当ADV / LD信号采样为高电平时，内部的突发计数增加。当计数器前进的R / W信号被忽略。因此，本质

的脉冲串周期（读或写）用的R / W信号的状态时，所述第一地址是在脉冲串周期的开始装入测定。

3.取消选择周期开始时是（ CE

或

采样为高电平或CE

采样低点）和ADV / LD采样为低电平时时钟的上升沿。数据总线

将三态，一个周期开始后取消。

4.当

CEN

被采样为高，在时钟的上升沿，该时钟边沿从通过部分propogating阻止。所有内部寄存器和状态

的I / O保持不变。

5.要选择的芯片需要

= L,

= L和CE

=这些芯片上的H使能引脚。该芯片取消，如果任何一个thechip的启用是假的。

正在6.确保设备的输出是在高阻时器件上电。

7.问 - 从设备中读取数据，D - 数据写入设备。

部分真值表进行写操作

(1)

手术

读

写的所有字节

写字节1 （ I / O [ 0 ： 7 ] ， I / O

)

(2)

写字节2 （ I / O [ 8:15 ] ， I / O

)

(2)

写字节3 （ I / O [ 16:23 ] ， I / O

)

(2)

写字节4 （ I / O [ 24:31 ] ， I / O

)

(2)

不写

注意事项：

1. L = V

，H = V

， X =无关。

可以在同一周期中被选择2多字节。

读/写

3822 TBL 08

6.42