128K ×36 ， 3.3V同步
IDT71V546
SRAM与ZBT 功能，
突发计数器和流水线输出
特点
128K ×36的内存配置，流水线输出
支持高性能系统的运行速度 - 133兆赫
（ 4.2 ns的时钟到数据访问）
ZBT
TM
特点 - 读和写之间没有死循环
周期
内部同步输出注册的消除
需要控制
OE
单R / W （读/写）控制引脚
正时钟边沿触发的地址，数据和控制
信号注册了全流水线的应用
4字突发能力（交错或线性）
单个字节写（ BW
1
-
BW
4
）控制（可配合活动）
三芯片使简单的深度扩张
3.3V单电源（ ± 5 ％ ）
封装在一个JEDEC标准的100引脚TQFP封装
时钟周期，两个周期之后它的相关联的数据的周期发生时，无论是
读取或写入。
该IDT71V546包含数据的I / O ，地址和控制信号寄存器
字符。输出使能是唯一的异步信号，并且可以用于
禁止输出在任何给定的时间。
时钟使能（ CEN ）引脚允许IDT71V546的操作是
只要暂停是必要的。所有同步输入被忽略
当
CEN
高，内部设备寄存器将保持其先前的
值。
有三个芯片使能引脚（ CE
1
，CE
2
,
CE
2
） ，允许用户
在需要时取消该设备。如果这三个中的任何一个处于非活动状态
当ADV / LD为低时，没有新的存储器操作启动和任何
爆裂的是进程被中断。然而，任何挂起的数据
传输（读或写）将完成。数据总线将三态2
该芯片后周期被取消或写入启动。
该IDT71V546具有一个片上串计数器。在突发模式中，所述
IDT71V546可以提供四个周期数据的呈现单一地址
到SRAM中。色同步信号序列的顺序由定义
LBO
输入
引脚。该
LBO
引脚选择线性和交错突发序列之间。
该ADV / LD信号用于加载新的外部地址（ADV / LD =
LOW ）或增加内部突发计数器（ ADV / LD =高） 。
该IDT71V546 SRAM采用IDT的高性能，高容量
3.3V CMOS工艺制造，并封装在一个JEDEC标准14毫米X
20毫米100引脚薄型塑料四方扁平封装（ TQFP ）高密度电路板。
x
x
x
x
x
x
x
x
x
x
x
描述
该IDT71V546是3.3V高速4718592位（ 4.5兆）
同步SRAM组织为128K ×36位。它被设计成
打开公交车周围的读取时消除死总线周期
和写入，或写入和读取。因此，已经给定的名称ZBT
TM
,
或零总线周转。
地址和控制信号被施加到SRAM中1
引脚说明摘要
A
0
- A
16
CE
1
，CE
2
,
CE
2
OE
读/写
CEN
BW
1
,
BW
2
,
BW
3
,
BW
4
CLK
ADV / LD
LBO
I / O
0
- I / O
31
， I / O
P1
- I / O
P4
V
DD
V
SS
地址输入
三芯片使
OUTPUT ENABLE
读/写信号
时钟使能
单个字节写入选择
时钟
提前破灭地址/加载新地址
线性/交错突发订单
数据输入/输出
3.3V电源
地
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
供应
供应
同步
同步
异步
同步
同步
同步
不适用
同步
STATIC
同步
STATIC
STATIC
3821 TBL 01
ZBT和零总线周转是为Integrated Device Technology ， Inc.的商标，该架构支持美光科技和摩托罗拉公司
1999年12月
DSC-3821/03
1
1999集成设备技术有限公司
IDT71V546 ， 128K ×36 ， 3.3V同步SRAM与
ZBT 功能，突发计数器和流水线输出
商用和工业温度范围
引脚德网络nitions
(1)
符号
A
0
- A
16
引脚功能
地址输入
I / O
I
活跃
不适用
描述
同步地址输入。地址寄存器由触发
CLK和ADV / LD低的上升沿的组合
CEN
低，真
芯片使。
ADV / LD是用于加载的内部寄存器与同步输入
当它被采样到低电平的时钟与上升沿新的地址和控制
在芯片选择。当ADV / LD低与芯片取消选择，在任何突发
进度被终止。当ADV / LD采样为高电平则内部爆裂
计数器先进的，这是正在进行的任何突发。外部地址
当ADV / LD采样为高电平被忽略。
R / W信号是确定是否当前的负载周期，在同步输入
开始是读或写访问存储阵列。对于数据总线活动
当前周期以后需要把两个时钟周期。
Synchrono我们的时钟使能输入。当
CEN
采样为高电平，其他
同步输入，包括原理将时钟被忽略，输出保持不变。
的效果
CEN
SAMP带领高，对设备的输出好像是从低到高
时钟转换并没有出现。对于正常操作，
CEN
必须采样低
在时钟的上升沿。
同步字节写使能。使9位的字节都有自己的有源低字节
写使能。负载写周期（当R / W和ADV / LD被采样为低电平）
相应的字节写信号（BW
1
-
BW
4
）必须是有效的。字节写
信号也必须在一个突发写入的每个周期中有效。字节写信号
忽略了当R / W采样为高电平。数据的相应字节（多个）被写入
到器件中的两个周期后。
BW
1
-
BW
4
都可以接低电平，如果总是这样做
写入到整个36位的字。
同步常识低电平有效芯片使能。
CE
1
和
CE
2
使用带有CE
2
to
启用IDT71V546 。 （ CE
1
or
CE
2
高采样或CE
2
采样低点）和
ADV / LD低在时钟的上升沿，将启动一个取消选择周期。在ZBT
已经2个周期取消选择，即数据总线将三态两个时钟周期后
取消启动。
Synchronout高电平有效芯片使能。 CE
2
用于与
CE
1
和
CE
2
启用
该芯片。 CE
2
有极性反相，但其它方面与
CE
1
和
CE
2
.
这是时钟输入到IDT71V546 。以外
OE ，
所有时序参考
该装置是由相对于CLK的上升沿。
同步数据输入/输出（ I / O）引脚。两个数据输入路径和数据
输出路径被登记并通过CLK的上升沿触发。
突发为了选择输入。当
LBO
是高的交错突发序列是
选择。当
LBO
是低的线性脉冲串顺序被选择。
LBO
是
静态直流输入。
异步输出使能。
OE
必须是低以从71V546读取数据。
当
OE
较高的I / O引脚处于高阻抗状态。
OE
不需要
要积极控制读取和写入周期。在正常操作中，
OE
可以
接低电平。
3.3V电源输入。
接地引脚。
3821 TBL 02
ADV / LD
地址/负载
I
不适用
读/写
读/写
I
不适用
CEN
时钟使能
I
低
BW
1
-
BW
4
单个字节
写入启用
I
低
CE
1
,
CE
2
芯片使
I
低
CE2
CLK
I / O
0
- I / O
31
I / O
P1 -
I / O
P4
LBO
芯片使能
时钟
数据输入/输出
线性突发
订单
OUTPUT ENABLE
I
I
I / O
I
高
不适用
不适用
低
OE
I
低
V
DD
V
SS
电源
地
不适用
不适用
不适用
不适用
注意：
1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。
2
IDT71V546 ， 128K ×36 ， 3.3V同步SRAM与
ZBT 功能，突发计数器和流水线输出
商用和工业温度范围
功能框图
LBO
地址A [ 0:16 ]
CE
1
，CE
2
,
CE
2
读/写
CEN
ADV / LD
BWX
D
CLK
D
Q
控制
D
Q
128K ×36位
存储阵列
地址
输入寄存器
DI
DO
Q
控制逻辑
MUX
SEL
D
CLK
时钟
输出寄存器
Q
OE
门
3821 DRW 01
.
数据I / O [ 0点31 ] ， I / O P [ 1 ： 4 ]
推荐工作
温度和电源电压
GRADE
广告
产业
温度
0
O
C至+70
O
C
-40
O
C至+ 85
O
C
V
SS
0V
0V
V
DD
3.3V±5%
3.3V±5%
3821 TBL 03
建议的直流工作
条件
符号
V
DD
V
SS
V
IH
V
IH
V
IL
参数
电源电压
地
输入高电压 - 输入
输入高电压 - I / O
输入低电压
分钟。
3.135
0
2.0
2.0
-0.5
(1)
典型值。
3.3
0
____
____
____
马克斯。
3.465
0
4.6
V
DD
+0.3
(2)
0.8
单位
V
V
V
V
V
3821 TBL 04
注意事项：
1. V
IL
（分钟） = -1.0V脉冲宽度小于T
CYC/2
，每一次循环。
2. V
IH
（最大） = + 6.0V为脉冲宽度小于吨
CYC/2
，每一次循环。
3
6.42
IDT71V546 ， 128K ×36 ， 3.3V同步SRAM与
ZBT 功能，突发计数器和流水线输出
商用和工业温度范围
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
I / O
P3
I / O
16
I / O
17
V
DD
V
SS
I / O
18
I / O
19
I / O
20
I / O
21
V
SS
V
DD
I / O
22
I / O
23
V
DD
(1)
V
DD
V
DD
V
SS
I / O
24
I / O
25
V
DD
V
SS
I / O
26
I / O
27
I / O
28
I / O
29
V
SS
V
DD
I / O
30
I / O
31
I / O
P4
CE
2
BW
4
BW
3
BW
2
BW
1
CE
2
V
DD
V
SS
CLK
读/写
CEN
OE
ADV / LD
NC
(2)
NC
(2)
A
8
A
9
A
6
A
7
CE
1
引脚配置
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
80
79
78
77
76
75
74
73
72
71
70
69
68
67
PK100-1
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
I / O
P2
I / O
15
I / O
14
V
DD
V
SS
I / O
13
I / O
12
I / O
11
I / O
10
V
SS
V
DD
I / O
9
I / O
8
V
SS
V
DD
V
DD
V
SS
I / O
7
I / O
6
V
DD
V
SS
I / O
5
I / O
4
I / O
3
I / O
2
V
SS
V
DD
I / O
1
I / O
0
I / O
P1
.
.
LBO
A
5
A
4
A
3
A
2
A
1
A
0
NC
NC
V
SS
V
DD
NC
NC
顶视图
TQFP
注意事项：
1.引脚14不具有直接连接到V
DD
只要输入电压为> V
IH
.
2.引脚83和84是保留给未来的一
17
（ 8M ）和A
18
（ 16M ）分别。
绝对最大额定值
(1)
符号
V
TERM
(2)
V
TERM
(3)
T
A
T
BIAS
T
英镑
P
T
I
OUT
等级
端电压
相对于GND
端电压
相对于GND
工作温度
在偏置温度
储存温度
功耗
直流输出电流
价值
-0.5到+4.6
-0.5到V
DD
+0.5
0至+70
-55到+125
-55到+125
2.0
50
单位
V
V
o
电容
符号
C
IN
C
I / O
(T
A
= + 25 ° C，F = 1.0MHz的， TQFP封装）
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
5
7
单位
pF
pF
3821 TBL 06
C
C
C
o
注意：
1.该参数由器件特性保证，但不生产
测试。
o
W
mA
3821 TBL 05
注意事项：
1.强调超过绝对最大额定值
可能对器件造成永久性损坏。这是一个额定值
并且该设备在这些或以上的任何其他条件的功能操作
与本规范的业务部门所标明是不是暗示。
暴露在绝对最大额定值条件下工作会
影响可靠性。
2. V
DD
输入端而已。
3. I / O端子。
4
A
10
A
11
A
12
A
13
A
14
A
15
A
16
3821 DRW 02
IDT71V546 ， 128K ×36 ， 3.3V同步SRAM与
ZBT 功能，突发计数器和流水线输出
商用和工业温度范围
同步真值表
(1)
CEN
L
L
L
L
L
L
H
读/写
L
H
X
X
X
X
X
芯片
(5)
启用
SELECT
SELECT
X
X
DESELECT
X
X
ADV / LD
L
L
H
H
L
H
X
BWX
有效
X
有效
X
X
X
X
地址
二手
外
外
国内
国内
X
X
X
PREVIOUIS周期
X
X
LOAD WRITE /
突发写
LOAD读/
突发读
X
取消选择/ NOOP
X
当前周期
LOAD写
LOAD读
突发写
（提前爆计数器）
(2)
突发读
（提前爆计数器）
(2)
DESELECT或停止
(3)
NOOP
暂停
(4)
I / O
（ 2周期后）
D
(7)
Q
(7)
D
(7)
Q
(7)
成为HiZ
成为HiZ
以前的值
3821 TBL 07
注意事项：
1. L = V
IL
，H = V
IH
， X =无关。
2.当ADV / LD信号采样为高电平时，内部的突发计数增加。当计数器前进的R / W信号被忽略。因此，对自然
脉冲串周期（读或写）用的R / W信号的状态时，所述第一地址是在脉冲串周期的开始装入测定。
3.取消选择周期开始时是（ CE
1
或
CE
2
采样为高电平或CE
2
采样低点）和ADV / LD采样为低电平时时钟的上升沿。将数据总线
三态两个周期后，取消启动。
4.当
CEN
被采样为高，在时钟的上升沿，该时钟边沿从通过部分propogating阻止。的所有的内部寄存器和I /状态
口保持不变。
5.要选择的芯片需要
CE
1
= L,
CE
2
= L ，CE
2
= H ，这些芯片上实现。芯片被取消，如果任何一个芯片能是假的。
正在6.确保设备的输出是在高阻后上电时时钟的第一个上升沿。
7.问 - 从设备中读取数据，D - 数据写入设备。
部分真值表进行写操作
(1)
手术
读
写的所有字节
写字节1 （ I / O [ 0 ： 7 ] ， I / O
P1
)
(2)
写字节2 （ I / O [ 8:15 ] ， I / O
P2
)
(2)
写字节3 （ I / O [ 16:23 ] ， I / O
P3
)
(2)
写字节4 （ I / O [ 24:31 ] ， I / O
P4
)
(2)
不写
注意事项：
读/写
H
L
L
L
L
L
L
BW
1
X
L
L
H
H
H
H
BW
2
X
L
H
L
H
H
H
BW
3
X
L
H
H
L
H
H
BW
4
X
L
H
H
H
L
H
3821 TBL 08
1. L = V
IL
，H = V
IH
， X =无关。
可以在同一周期中被选择2多字节。
5
6.42
128K ×36 ， 3.3V同步
IDT71V546
SRAM与ZBT 功能，
突发计数器和流水线输出
特点
128K ×36的内存配置，流水线输出
支持高性能系统的运行速度 - 133兆赫
（ 4.2 ns的时钟到数据访问）
ZBT
TM
特点 - 读和写之间没有死循环
周期
内部同步输出注册的消除
需要控制
OE
单R / W （读/写）控制引脚
正时钟边沿触发的地址，数据和控制
信号注册了全流水线的应用
4字突发能力（交错或线性）
单个字节写（ BW
1
-
BW
4
）控制（可配合活动）
三芯片使简单的深度扩张
3.3V单电源（ ± 5 ％ ）
封装在一个JEDEC标准的100引脚TQFP封装
时钟周期，两个周期之后它的相关联的数据的周期发生时，无论是
读取或写入。
该IDT71V546包含数据的I / O ，地址和控制信号寄存器
字符。输出使能是唯一的异步信号，并且可以用于
禁止输出在任何给定的时间。
时钟使能（ CEN ）引脚允许IDT71V546的操作是
只要暂停是必要的。所有同步输入被忽略
当
CEN
高，内部设备寄存器将保持其先前的
值。
有三个芯片使能引脚（ CE
1
，CE
2
,
CE
2
） ，允许用户
在需要时取消该设备。如果这三个中的任何一个处于非活动状态
当ADV / LD为低时，没有新的存储器操作启动和任何
爆裂的是进程被中断。然而，任何挂起的数据
传输（读或写）将完成。数据总线将三态2
该芯片后周期被取消或写入启动。
该IDT71V546具有一个片上串计数器。在突发模式中，所述
IDT71V546可以提供四个周期数据的呈现单一地址
到SRAM中。色同步信号序列的顺序由定义
LBO
输入
引脚。该
LBO
引脚选择线性和交错突发序列之间。
该ADV / LD信号用于加载新的外部地址（ADV / LD =
LOW ）或增加内部突发计数器（ ADV / LD =高） 。
该IDT71V546 SRAM采用IDT的高性能，高容量
3.3V CMOS工艺制造，并封装在一个JEDEC标准14毫米X
20毫米100引脚薄型塑料四方扁平封装（ TQFP ）高密度电路板。
x
x
x
x
x
x
x
x
x
x
x
描述
该IDT71V546是3.3V高速4718592位（ 4.5兆）
同步SRAM组织为128K ×36位。它被设计成
打开公交车周围的读取时消除死总线周期
和写入，或写入和读取。因此，已经给定的名称ZBT
TM
,
或零总线周转。
地址和控制信号被施加到SRAM中1
引脚说明摘要
A
0
- A
16
CE
1
，CE
2
,
CE
2
OE
读/写
CEN
BW
1
,
BW
2
,
BW
3
,
BW
4
CLK
ADV / LD
LBO
I / O
0
- I / O
31
， I / O
P1
- I / O
P4
V
DD
V
SS
地址输入
三芯片使
OUTPUT ENABLE
读/写信号
时钟使能
单个字节写入选择
时钟
提前破灭地址/加载新地址
线性/交错突发订单
数据输入/输出
3.3V电源
地
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
供应
供应
同步
同步
异步
同步
同步
同步
不适用
同步
STATIC
同步
STATIC
STATIC
3821 TBL 01
ZBT和零总线周转是为Integrated Device Technology ， Inc.的商标，该架构支持美光科技和摩托罗拉公司
1999年12月
DSC-3821/03
1
1999集成设备技术有限公司
IDT71V546 ， 128K ×36 ， 3.3V同步SRAM与
ZBT 功能，突发计数器和流水线输出
商用和工业温度范围
引脚德网络nitions
(1)
符号
A
0
- A
16
引脚功能
地址输入
I / O
I
活跃
不适用
描述
同步地址输入。地址寄存器由触发
CLK和ADV / LD低的上升沿的组合
CEN
低，真
芯片使。
ADV / LD是用于加载的内部寄存器与同步输入
当它被采样到低电平的时钟与上升沿新的地址和控制
在芯片选择。当ADV / LD低与芯片取消选择，在任何突发
进度被终止。当ADV / LD采样为高电平则内部爆裂
计数器先进的，这是正在进行的任何突发。外部地址
当ADV / LD采样为高电平被忽略。
R / W信号是确定是否当前的负载周期，在同步输入
开始是读或写访问存储阵列。对于数据总线活动
当前周期以后需要把两个时钟周期。
Synchrono我们的时钟使能输入。当
CEN
采样为高电平，其他
同步输入，包括原理将时钟被忽略，输出保持不变。
的效果
CEN
SAMP带领高，对设备的输出好像是从低到高
时钟转换并没有出现。对于正常操作，
CEN
必须采样低
在时钟的上升沿。
同步字节写使能。使9位的字节都有自己的有源低字节
写使能。负载写周期（当R / W和ADV / LD被采样为低电平）
相应的字节写信号（BW
1
-
BW
4
）必须是有效的。字节写
信号也必须在一个突发写入的每个周期中有效。字节写信号
忽略了当R / W采样为高电平。数据的相应字节（多个）被写入
到器件中的两个周期后。
BW
1
-
BW
4
都可以接低电平，如果总是这样做
写入到整个36位的字。
同步常识低电平有效芯片使能。
CE
1
和
CE
2
使用带有CE
2
to
启用IDT71V546 。 （ CE
1
or
CE
2
高采样或CE
2
采样低点）和
ADV / LD低在时钟的上升沿，将启动一个取消选择周期。在ZBT
已经2个周期取消选择，即数据总线将三态两个时钟周期后
取消启动。
Synchronout高电平有效芯片使能。 CE
2
用于与
CE
1
和
CE
2
启用
该芯片。 CE
2
有极性反相，但其它方面与
CE
1
和
CE
2
.
这是时钟输入到IDT71V546 。以外
OE ，
所有时序参考
该装置是由相对于CLK的上升沿。
同步数据输入/输出（ I / O）引脚。两个数据输入路径和数据
输出路径被登记并通过CLK的上升沿触发。
突发为了选择输入。当
LBO
是高的交错突发序列是
选择。当
LBO
是低的线性脉冲串顺序被选择。
LBO
是
静态直流输入。
异步输出使能。
OE
必须是低以从71V546读取数据。
当
OE
较高的I / O引脚处于高阻抗状态。
OE
不需要
要积极控制读取和写入周期。在正常操作中，
OE
可以
接低电平。
3.3V电源输入。
接地引脚。
3821 TBL 02
ADV / LD
地址/负载
I
不适用
读/写
读/写
I
不适用
CEN
时钟使能
I
低
BW
1
-
BW
4
单个字节
写入启用
I
低
CE
1
,
CE
2
芯片使
I
低
CE2
CLK
I / O
0
- I / O
31
I / O
P1 -
I / O
P4
LBO
芯片使能
时钟
数据输入/输出
线性突发
订单
OUTPUT ENABLE
I
I
I / O
I
高
不适用
不适用
低
OE
I
低
V
DD
V
SS
电源
地
不适用
不适用
不适用
不适用
注意：
1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。
2
IDT71V546 ， 128K ×36 ， 3.3V同步SRAM与
ZBT 功能，突发计数器和流水线输出
商用和工业温度范围
功能框图
LBO
地址A [ 0:16 ]
CE
1
，CE
2
,
CE
2
读/写
CEN
ADV / LD
BWX
D
CLK
D
Q
控制
D
Q
128K ×36位
存储阵列
地址
输入寄存器
DI
DO
Q
控制逻辑
MUX
SEL
D
CLK
时钟
输出寄存器
Q
OE
门
3821 DRW 01
.
数据I / O [ 0点31 ] ， I / O P [ 1 ： 4 ]
推荐工作
温度和电源电压
GRADE
广告
产业
温度
0
O
C至+70
O
C
-40
O
C至+ 85
O
C
V
SS
0V
0V
V
DD
3.3V±5%
3.3V±5%
3821 TBL 03
建议的直流工作
条件
符号
V
DD
V
SS
V
IH
V
IH
V
IL
参数
电源电压
地
输入高电压 - 输入
输入高电压 - I / O
输入低电压
分钟。
3.135
0
2.0
2.0
-0.5
(1)
典型值。
3.3
0
____
____
____
马克斯。
3.465
0
4.6
V
DD
+0.3
(2)
0.8
单位
V
V
V
V
V
3821 TBL 04
注意事项：
1. V
IL
（分钟） = -1.0V脉冲宽度小于T
CYC/2
，每一次循环。
2. V
IH
（最大） = + 6.0V为脉冲宽度小于吨
CYC/2
，每一次循环。
3
6.42
IDT71V546 ， 128K ×36 ， 3.3V同步SRAM与
ZBT 功能，突发计数器和流水线输出
商用和工业温度范围
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
I / O
P3
I / O
16
I / O
17
V
DD
V
SS
I / O
18
I / O
19
I / O
20
I / O
21
V
SS
V
DD
I / O
22
I / O
23
V
DD
(1)
V
DD
V
DD
V
SS
I / O
24
I / O
25
V
DD
V
SS
I / O
26
I / O
27
I / O
28
I / O
29
V
SS
V
DD
I / O
30
I / O
31
I / O
P4
CE
2
BW
4
BW
3
BW
2
BW
1
CE
2
V
DD
V
SS
CLK
读/写
CEN
OE
ADV / LD
NC
(2)
NC
(2)
A
8
A
9
A
6
A
7
CE
1
引脚配置
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
80
79
78
77
76
75
74
73
72
71
70
69
68
67
PK100-1
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
I / O
P2
I / O
15
I / O
14
V
DD
V
SS
I / O
13
I / O
12
I / O
11
I / O
10
V
SS
V
DD
I / O
9
I / O
8
V
SS
V
DD
V
DD
V
SS
I / O
7
I / O
6
V
DD
V
SS
I / O
5
I / O
4
I / O
3
I / O
2
V
SS
V
DD
I / O
1
I / O
0
I / O
P1
.
.
LBO
A
5
A
4
A
3
A
2
A
1
A
0
NC
NC
V
SS
V
DD
NC
NC
顶视图
TQFP
注意事项：
1.引脚14不具有直接连接到V
DD
只要输入电压为> V
IH
.
2.引脚83和84是保留给未来的一
17
（ 8M ）和A
18
（ 16M ）分别。
绝对最大额定值
(1)
符号
V
TERM
(2)
V
TERM
(3)
T
A
T
BIAS
T
英镑
P
T
I
OUT
等级
端电压
相对于GND
端电压
相对于GND
工作温度
在偏置温度
储存温度
功耗
直流输出电流
价值
-0.5到+4.6
-0.5到V
DD
+0.5
0至+70
-55到+125
-55到+125
2.0
50
单位
V
V
o
电容
符号
C
IN
C
I / O
(T
A
= + 25 ° C，F = 1.0MHz的， TQFP封装）
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
5
7
单位
pF
pF
3821 TBL 06
C
C
C
o
注意：
1.该参数由器件特性保证，但不生产
测试。
o
W
mA
3821 TBL 05
注意事项：
1.强调超过绝对最大额定值
可能对器件造成永久性损坏。这是一个额定值
并且该设备在这些或以上的任何其他条件的功能操作
与本规范的业务部门所标明是不是暗示。
暴露在绝对最大额定值条件下工作会
影响可靠性。
2. V
DD
输入端而已。
3. I / O端子。
4
A
10
A
11
A
12
A
13
A
14
A
15
A
16
3821 DRW 02
IDT71V546 ， 128K ×36 ， 3.3V同步SRAM与
ZBT 功能，突发计数器和流水线输出
商用和工业温度范围
同步真值表
(1)
CEN
L
L
L
L
L
L
H
读/写
L
H
X
X
X
X
X
芯片
(5)
启用
SELECT
SELECT
X
X
DESELECT
X
X
ADV / LD
L
L
H
H
L
H
X
BWX
有效
X
有效
X
X
X
X
地址
二手
外
外
国内
国内
X
X
X
PREVIOUIS周期
X
X
LOAD WRITE /
突发写
LOAD读/
突发读
X
取消选择/ NOOP
X
当前周期
LOAD写
LOAD读
突发写
（提前爆计数器）
(2)
突发读
（提前爆计数器）
(2)
DESELECT或停止
(3)
NOOP
暂停
(4)
I / O
（ 2周期后）
D
(7)
Q
(7)
D
(7)
Q
(7)
成为HiZ
成为HiZ
以前的值
3821 TBL 07
注意事项：
1. L = V
IL
，H = V
IH
， X =无关。
2.当ADV / LD信号采样为高电平时，内部的突发计数增加。当计数器前进的R / W信号被忽略。因此，对自然
脉冲串周期（读或写）用的R / W信号的状态时，所述第一地址是在脉冲串周期的开始装入测定。
3.取消选择周期开始时是（ CE
1
或
CE
2
采样为高电平或CE
2
采样低点）和ADV / LD采样为低电平时时钟的上升沿。将数据总线
三态两个周期后，取消启动。
4.当
CEN
被采样为高，在时钟的上升沿，该时钟边沿从通过部分propogating阻止。的所有的内部寄存器和I /状态
口保持不变。
5.要选择的芯片需要
CE
1
= L,
CE
2
= L ，CE
2
= H ，这些芯片上实现。芯片被取消，如果任何一个芯片能是假的。
正在6.确保设备的输出是在高阻后上电时时钟的第一个上升沿。
7.问 - 从设备中读取数据，D - 数据写入设备。
部分真值表进行写操作
(1)
手术
读
写的所有字节
写字节1 （ I / O [ 0 ： 7 ] ， I / O
P1
)
(2)
写字节2 （ I / O [ 8:15 ] ， I / O
P2
)
(2)
写字节3 （ I / O [ 16:23 ] ， I / O
P3
)
(2)
写字节4 （ I / O [ 24:31 ] ， I / O
P4
)
(2)
不写
注意事项：
读/写
H
L
L
L
L
L
L
BW
1
X
L
L
H
H
H
H
BW
2
X
L
H
L
H
H
H
BW
3
X
L
H
H
L
H
H
BW
4
X
L
H
H
H
L
H
3821 TBL 08
1. L = V
IL
，H = V
IH
， X =无关。
可以在同一周期中被选择2多字节。
5
6.42
QQ：2881677436 复制
