32K ×32
3.3V同步SRAM
流过输出
特点
32K ×32的内存配置
支持高性能系统的速度：
商业和工业：
- 11 11ns的时钟到数据访问（ 50MHz的）
- 12为12ns时钟到数据访问（ 50MHz的）
LBO
输入选择交错或线性突发模式
自定时写周期与全球的写控制（ GW ） ，字节
写使能（ BWE ）和字节写操作（ BWX ）
功率下降ZZ输入控制
3.3V单电源（ + 10 / -5 ％ ）
包装在JEDEC标准的100针脚的矩形塑料
薄型四方扁平封装（ TQFP ） 。
IDT71V433
x
x
x
x
x
x
x
描述
该IDT71V433是3.3V高速1,048,576位SRAM奥尔加
认列之为32K ×32全面支持各种处理器接口
包括奔腾和PowerPC 。流过的突发架构设计师用手工
tecture提供了高性价比的2-1-1-1性能的处理器最多
50兆赫。
该IDT71V433 SRAM包含写，数据输入，地址和
控制寄存器。有在数据输出路径没有寄存器（液流 -
通过建筑） 。内部逻辑允许的SRAM ，以产生一个
根据决定自定时写可以留到
在写周期的末端。
突发模式功能提供的性能达到最高水平
系统设计人员，作为IDT71V433可以提供4个周期的数据
为一个单一的地址提供给SRAM中。内部突发地址
计数器接收来自所述处理器的第一周期的地址，发起
访问顺序。输出数据的第一个周期将流，通过从
从上升时钟的时钟对数据存取时间的延迟后的数组
在同一周期的边缘。如果选择（ ADV = LOW）突发模式操作，
输出数据的随后三个周期将提供给所述
用户在接下来的三个时钟上升沿。这三者的顺序
地址将被内部突发计数器和定义
LBO
输入引脚。
该IDT71V433 SRAM采用IDT的高性能3.3V
CMOS工艺制造，并封装在一个JEDEC标准14毫米X 20毫米
100引脚薄型塑料四方扁平封装（ TQFP ） 。
引脚说明
A
0
–A
14
CE
CS
0
,
CS
1
OE
GW
BWE
BW
1
-BW
4
CLK
ADV
ADSC
ADSP
LBO
ZZ
I / O
0
-I / O
31
V
DD
, V
DDQ
V
SS
, V
SSQ
地址输入
芯片使能
芯片选择
OUTPUT ENABLE
全局写使能
字节写使能
单个字节写入选择
时钟输入
突发地址进展
地址状态（高速缓存控制器）
地址状态（处理器）
线性/交错突发订单
睡眠模式
数据输入/输出
联合重组和I / O电源（ 3.3V ）
阵列接地， I / O接地
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
动力
动力
同步
同步
同步
异步
同步
同步
同步
不适用
同步
同步
同步
DC
异步
同步
不适用
不适用
3729 TBL 01
Pentium是英特尔公司的商标。
PowerPC是国际商用机器公司的商标。
2001年8月
1
DSC-3729/04
2000集成设备技术有限公司
IDT71V433
32K ×32 ， 3.3V同步SRAM与流程，通过输出
商用和工业温度范围
引脚德网络nitions
(1)
符号
A
0
–A
14
ADSC
引脚功能
地址输入
地址状态
（高速缓存控制器）
地址状态（处理器）
突发地址进展
I / O
I
I
活跃
不适用
低
描述
同步地址输入。地址寄存器由组合触发
CLK的上升沿和
ADSC
或低
ADSP
低，
CE
低。
同步地址状态，从高速缓存控制器。
ADSC
为低电平输入
是，用于加载的地址寄存器以新的地址。
ADSC
不控
by
CE 。
同步地址状态的处理器。
ADSP
是低电平有效的输入
用于加载的地址寄存器以新的地址。
ADSP
通过门控
CE 。
同步hrono美国AD礼服高级ANCE 。
ADV
是用于对交流略去低输入
推进内部突发计数器，控制起始地址后突发访问
被加载。当此输入为高电平突发计数器不递增;即，
没有地址前进。
同步B YTE写使能门的字节写入输入
BW
1
-BW
4
。如果
BWE
is
低在CLK的上升沿，则
BW
X
输入被传递到下一个阶段
的电路。字节写操作仍然可以阻止的话
ADSP
为低电平时的上升沿
CLK 。如果
ADSP
为HIGH和
BW
X
为低电平，在CLK的上升沿则数据将
被写入到SRAM中。如果
BWE
为高，字节写输入被封锁
只有
GW
可以启动一个写周期。
同步字节写使能。
BW
1
控制I / O （ 7 ： 0 ）
BW
2
控制I / O （ 15 ： 8 ）
等任何活动的字节写操作会导致禁用所有输出。
ADSP
LOW禁用
所有字节写入。
BW
1
-BW
4
必须满足规定的建立和保持时间相对于
到CLK 。
同步芯片使能。
CE
采用与CS
0
和
CS
1
使IDT71V433 。
CE
同时门
ADSP 。
这是时钟输入。该设备的所有定时基准是相对于
到该输入端。
同步高电平有效的片选。 CS
0
用于与
CE
和
CS
1
使
芯片。
同步常识低电平有效的片选。
CS
1
用于与
CE
和CS
0
使
芯片。
全球同步的写使能。该输入将写入所有4个8位字节的数据时，
低在CLK的上升沿。
GW
将取代单个字节写使能。
同步数据输入/输出（ I / O）引脚。只有数据输入路径被登记
和触发CLK的上升沿。产出是流动的。
当
LBO
是高的交错顺序（英特尔）突发序列被选中。当
LBO
为低线性（ PowerPC）下突发序列被选中。
LBO
有一个内部
上拉电阻。
异步输出e nable 。 WHE
OE
为高电平时， I / O引脚处于高
阻抗状态。当
OE
为LOW的数据输出驱动器，如果芯片使能
也被选中。
3.3V内核电源输入。
3.3V的I / O电源输入。
核心接地引脚。
I / O接地引脚。
NC引脚没有电气连接到芯片上。
异步睡眠模式的输入。 ZZ HIGH将门CLK内部和电源
下IDT71V433其劳ST的功耗水平。数据保存
保证在睡眠模式。 ZZ有内部下拉电阻。
3729 TBL 02
ADSP
ADV
I
I
低
低
BWE
字节写使能
I
低
BW
1
-BW
4
单个字节写入
使
I
低
CE
CLK
CS
0
CS
1
GW
I / O
0
-I / O
31
LBO
芯片使能
时钟
片选0
片选1
全局写使能
数据输入/输出
线性突发
I
I
I
I
I
I / O
I
低
不适用
高
低
低
不适用
低
OE
OUTPUT ENABLE
I
低
V
DD
V
DDQ
V
SS
V
SSQ
NC
ZZ
电源
电源
地
地
无连接
睡眠模式
不适用
不适用
不适用
不适用
不适用
I
不适用
不适用
不适用
不适用
不适用
高
注意：
1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。
2
IDT71V433
32K ×32 ， 3.3V同步SRAM与流程，通过输出
商用和工业温度范围
功能框图
LBO
ADV
CE
BURST
顺序
国内
地址
CLK
ADSC
ADSP
CLK EN
二进制
计数器
CLR
2
BURST
逻辑
15
A
0
*
A
1
*
Q0
Q1
32K ×32
位
内存
ARRAY
2
15
A
0
–A
14
GW
BWE
BW
1
地址
注册
1个字节
写注册
A
0
, A
1
A
2
–A
14
32
32
1个字节
写入驱动器
2字节
写注册
8
2字节
写入驱动器
BW
2
BYTE 3
写注册
8
BYTE 3
写入驱动器
BW
3
4个字节
写注册
8
4个字节
写入驱动器
BW
4
8
CE
CS
0
CS
1
D
Q
启用
注册
CLK EN
数据输入
注册
ZZ
OE
32
断电
OE
产量
卜FF器
.
I / O
0
-I / O
31
3729 DRW 01
3
6.42
IDT71V433
32K ×32 ， 3.3V同步SRAM与流程，通过输出
商用和工业温度范围
绝对最大额定直流电压
(1)
符号
V
TERM
(2)
V
TERM
(3)
T
A
T
BIAS
T
英镑
P
T
I
OUT
等级
与端电压
对于GND
与端电压
对于GND
工作温度
在偏置温度
储存温度
功耗
直流输出电流
价值
-0.5到+4.6
-0.5到V
DD
+0.5
0至+70
-55到+125
-55到+125
1.2
50
单位
V
V
o
o
推荐工作
温度和电源电压
GRADE
广告
产业
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
SS
0V
0V
V
DD
V
DDQ
3.3V+10/-5% 3.3V+10/-5%
3.3V+10/-5% 3.3V+10/-5%
3729 TBL 03
C
C
C
o
W
mA
3729 TBL 05
建议的直流工作
条件
符号
V
DD
V
DDQ
参数
核心供电电压
I / O电源电压
分钟。
3.135
3.135
0
2.0
(1)
–0.5
(3)
典型值。
3.3
3.3
0
____
____
马克斯。
3.63
3.63
0
V
DDQ
+0.3
(2)
0.8
单位
V
V
V
V
V
3729 TBL 04
注意事项：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上的任何其他条件的操作说明
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
2. V
DD
, V
DDQ
输入端而已。
3. I / O端子。
V
SS,
V
SSQ
地
V
IH
V
IL
输入高电压
输入低电压
注意事项：
1. V
IH
和V
IL
所指示的是对于输入和I / O引脚。
2. V
IH
（最大值） = 6.0V为脉冲宽度小于吨
CYC
/ 2 ，每秒一次循环。
3. V
IL
（分钟） = -1.0V为脉冲宽度小于吨
CYC
/ 2 ，每秒一次循环。
电容
符号
C
IN
C
I / O
(T
A
= + 25 ° C，F = 1.0MHz的， TQFP封装）
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
4
8
单位
pF
pF
3729 TBL 06
注意：
1.该参数由器件特性保证，但不生产
测试。
4
IDT71V433
32K ×32 ， 3.3V同步SRAM与流程，通过输出
商用和工业温度范围
引脚配置
A
6
A
7
CE
CS
0
BW
4
BW
3
BW
2
BW
1
CS
1
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
8
A
9
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
NC
I / O
16
I / O
17
V
DDQ
V
SSQ
I / O
18
I / O
19
I / O
20
I / O
21
V
SSQ
V
DDQ
I / O
22
I / O
23
V
SS
(1)
V
DD
NC
V
SS
I / O
24
I / O
25
V
DDQ
V
SSQ
I / O
26
I / O
27
I / O
28
I / O
29
V
SSQ
V
DDQ
I / O
30
I / O
31
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
80
79
78
77
76
75
74
73
72
71
70
69
68
67
PK100-1
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
NC
I / O
15
I / O
14
V
DDQ
V
SSQ
I / O
13
I / O
12
I / O
11
I / O
10
V
SSQ
V
DDQ
I / O
9
I / O
8
V
SS
NC
V
DD
ZZ
(2)
I / O
7
I / O
6
V
DDQ
V
SSQ
I / O
5
I / O
4
I / O
3
I / O
2
V
SSQ
V
DDQ
I / O
1
I / O
0
NC
LBO
A
5
A
4
A
3
A
2
A
1
A
0
NC
NC
V
SS
V
DD
NC
NC
A
10
A
11
A
12
A
13
A
14
NC
NC
3729 DRW 02
.
顶视图TQFP
笔记
1.引脚14不具有直接连接到V
SS
只要输入电压是
≤
V
IL
.
2.引脚64可以悬空，器件将永远留在主动模式。
5
6.42
32K ×32
3.3V同步SRAM
流过输出
特点
32K ×32的内存配置
支持高性能系统的速度：
商业和工业：
- 11 11ns的时钟到数据访问（ 50MHz的）
- 12为12ns时钟到数据访问（ 50MHz的）
LBO
输入选择交错或线性突发模式
自定时写周期与全球的写控制（ GW ） ，字节
写使能（ BWE ）和字节写操作（ BWX ）
功率下降ZZ输入控制
3.3V单电源（ + 10 / -5 ％ ）
包装在JEDEC标准的100针脚的矩形塑料
薄型四方扁平封装（ TQFP ） 。
IDT71V433
x
x
x
x
x
x
x
描述
该IDT71V433是3.3V高速1,048,576位SRAM奥尔加
认列之为32K ×32全面支持各种处理器接口
包括奔腾和PowerPC 。流过的突发架构设计师用手工
tecture提供了高性价比的2-1-1-1性能的处理器最多
50兆赫。
该IDT71V433 SRAM包含写，数据输入，地址和
控制寄存器。有在数据输出路径没有寄存器（液流 -
通过建筑） 。内部逻辑允许的SRAM ，以产生一个
根据决定自定时写可以留到
在写周期的末端。
突发模式功能提供的性能达到最高水平
系统设计人员，作为IDT71V433可以提供4个周期的数据
为一个单一的地址提供给SRAM中。内部突发地址
计数器接收来自所述处理器的第一周期的地址，发起
访问顺序。输出数据的第一个周期将流，通过从
从上升时钟的时钟对数据存取时间的延迟后的数组
在同一周期的边缘。如果选择（ ADV = LOW）突发模式操作，
输出数据的随后三个周期将提供给所述
用户在接下来的三个时钟上升沿。这三者的顺序
地址将被内部突发计数器和定义
LBO
输入引脚。
该IDT71V433 SRAM采用IDT的高性能3.3V
CMOS工艺制造，并封装在一个JEDEC标准14毫米X 20毫米
100引脚薄型塑料四方扁平封装（ TQFP ） 。
引脚说明
A
0
–A
14
CE
CS
0
,
CS
1
OE
GW
BWE
BW
1
-BW
4
CLK
ADV
ADSC
ADSP
LBO
ZZ
I / O
0
-I / O
31
V
DD
, V
DDQ
V
SS
, V
SSQ
地址输入
芯片使能
芯片选择
OUTPUT ENABLE
全局写使能
字节写使能
单个字节写入选择
时钟输入
突发地址进展
地址状态（高速缓存控制器）
地址状态（处理器）
线性/交错突发订单
睡眠模式
数据输入/输出
联合重组和I / O电源（ 3.3V ）
阵列接地， I / O接地
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
动力
动力
同步
同步
同步
异步
同步
同步
同步
不适用
同步
同步
同步
DC
异步
同步
不适用
不适用
3729 TBL 01
Pentium是英特尔公司的商标。
PowerPC是国际商用机器公司的商标。
2001年8月
1
DSC-3729/04
2000集成设备技术有限公司
IDT71V433
32K ×32 ， 3.3V同步SRAM与流程，通过输出
商用和工业温度范围
引脚德网络nitions
(1)
符号
A
0
–A
14
ADSC
引脚功能
地址输入
地址状态
（高速缓存控制器）
地址状态（处理器）
突发地址进展
I / O
I
I
活跃
不适用
低
描述
同步地址输入。地址寄存器由组合触发
CLK的上升沿和
ADSC
或低
ADSP
低，
CE
低。
同步地址状态，从高速缓存控制器。
ADSC
为低电平输入
是，用于加载的地址寄存器以新的地址。
ADSC
不控
by
CE 。
同步地址状态的处理器。
ADSP
是低电平有效的输入
用于加载的地址寄存器以新的地址。
ADSP
通过门控
CE 。
同步hrono美国AD礼服高级ANCE 。
ADV
是用于对交流略去低输入
推进内部突发计数器，控制起始地址后突发访问
被加载。当此输入为高电平突发计数器不递增;即，
没有地址前进。
同步B YTE写使能门的字节写入输入
BW
1
-BW
4
。如果
BWE
is
低在CLK的上升沿，则
BW
X
输入被传递到下一个阶段
的电路。字节写操作仍然可以阻止的话
ADSP
为低电平时的上升沿
CLK 。如果
ADSP
为HIGH和
BW
X
为低电平，在CLK的上升沿则数据将
被写入到SRAM中。如果
BWE
为高，字节写输入被封锁
只有
GW
可以启动一个写周期。
同步字节写使能。
BW
1
控制I / O （ 7 ： 0 ）
BW
2
控制I / O （ 15 ： 8 ）
等任何活动的字节写操作会导致禁用所有输出。
ADSP
LOW禁用
所有字节写入。
BW
1
-BW
4
必须满足规定的建立和保持时间相对于
到CLK 。
同步芯片使能。
CE
采用与CS
0
和
CS
1
使IDT71V433 。
CE
同时门
ADSP 。
这是时钟输入。该设备的所有定时基准是相对于
到该输入端。
同步高电平有效的片选。 CS
0
用于与
CE
和
CS
1
使
芯片。
同步常识低电平有效的片选。
CS
1
用于与
CE
和CS
0
使
芯片。
全球同步的写使能。该输入将写入所有4个8位字节的数据时，
低在CLK的上升沿。
GW
将取代单个字节写使能。
同步数据输入/输出（ I / O）引脚。只有数据输入路径被登记
和触发CLK的上升沿。产出是流动的。
当
LBO
是高的交错顺序（英特尔）突发序列被选中。当
LBO
为低线性（ PowerPC）下突发序列被选中。
LBO
有一个内部
上拉电阻。
异步输出e nable 。 WHE
OE
为高电平时， I / O引脚处于高
阻抗状态。当
OE
为LOW的数据输出驱动器，如果芯片使能
也被选中。
3.3V内核电源输入。
3.3V的I / O电源输入。
核心接地引脚。
I / O接地引脚。
NC引脚没有电气连接到芯片上。
异步睡眠模式的输入。 ZZ HIGH将门CLK内部和电源
下IDT71V433其劳ST的功耗水平。数据保存
保证在睡眠模式。 ZZ有内部下拉电阻。
3729 TBL 02
ADSP
ADV
I
I
低
低
BWE
字节写使能
I
低
BW
1
-BW
4
单个字节写入
使
I
低
CE
CLK
CS
0
CS
1
GW
I / O
0
-I / O
31
LBO
芯片使能
时钟
片选0
片选1
全局写使能
数据输入/输出
线性突发
I
I
I
I
I
I / O
I
低
不适用
高
低
低
不适用
低
OE
OUTPUT ENABLE
I
低
V
DD
V
DDQ
V
SS
V
SSQ
NC
ZZ
电源
电源
地
地
无连接
睡眠模式
不适用
不适用
不适用
不适用
不适用
I
不适用
不适用
不适用
不适用
不适用
高
注意：
1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。
2
IDT71V433
32K ×32 ， 3.3V同步SRAM与流程，通过输出
商用和工业温度范围
功能框图
LBO
ADV
CE
BURST
顺序
国内
地址
CLK
ADSC
ADSP
CLK EN
二进制
计数器
CLR
2
BURST
逻辑
15
A
0
*
A
1
*
Q0
Q1
32K ×32
位
内存
ARRAY
2
15
A
0
–A
14
GW
BWE
BW
1
地址
注册
1个字节
写注册
A
0
, A
1
A
2
–A
14
32
32
1个字节
写入驱动器
2字节
写注册
8
2字节
写入驱动器
BW
2
BYTE 3
写注册
8
BYTE 3
写入驱动器
BW
3
4个字节
写注册
8
4个字节
写入驱动器
BW
4
8
CE
CS
0
CS
1
D
Q
启用
注册
CLK EN
数据输入
注册
ZZ
OE
32
断电
OE
产量
卜FF器
.
I / O
0
-I / O
31
3729 DRW 01
3
6.42
IDT71V433
32K ×32 ， 3.3V同步SRAM与流程，通过输出
商用和工业温度范围
绝对最大额定直流电压
(1)
符号
V
TERM
(2)
V
TERM
(3)
T
A
T
BIAS
T
英镑
P
T
I
OUT
等级
与端电压
对于GND
与端电压
对于GND
工作温度
在偏置温度
储存温度
功耗
直流输出电流
价值
-0.5到+4.6
-0.5到V
DD
+0.5
0至+70
-55到+125
-55到+125
1.2
50
单位
V
V
o
o
推荐工作
温度和电源电压
GRADE
广告
产业
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
SS
0V
0V
V
DD
V
DDQ
3.3V+10/-5% 3.3V+10/-5%
3.3V+10/-5% 3.3V+10/-5%
3729 TBL 03
C
C
C
o
W
mA
3729 TBL 05
建议的直流工作
条件
符号
V
DD
V
DDQ
参数
核心供电电压
I / O电源电压
分钟。
3.135
3.135
0
2.0
(1)
–0.5
(3)
典型值。
3.3
3.3
0
____
____
马克斯。
3.63
3.63
0
V
DDQ
+0.3
(2)
0.8
单位
V
V
V
V
V
3729 TBL 04
注意事项：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上的任何其他条件的操作说明
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
2. V
DD
, V
DDQ
输入端而已。
3. I / O端子。
V
SS,
V
SSQ
地
V
IH
V
IL
输入高电压
输入低电压
注意事项：
1. V
IH
和V
IL
所指示的是对于输入和I / O引脚。
2. V
IH
（最大值） = 6.0V为脉冲宽度小于吨
CYC
/ 2 ，每秒一次循环。
3. V
IL
（分钟） = -1.0V为脉冲宽度小于吨
CYC
/ 2 ，每秒一次循环。
电容
符号
C
IN
C
I / O
(T
A
= + 25 ° C，F = 1.0MHz的， TQFP封装）
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
4
8
单位
pF
pF
3729 TBL 06
注意：
1.该参数由器件特性保证，但不生产
测试。
4
IDT71V433
32K ×32 ， 3.3V同步SRAM与流程，通过输出
商用和工业温度范围
引脚配置
A
6
A
7
CE
CS
0
BW
4
BW
3
BW
2
BW
1
CS
1
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
8
A
9
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
NC
I / O
16
I / O
17
V
DDQ
V
SSQ
I / O
18
I / O
19
I / O
20
I / O
21
V
SSQ
V
DDQ
I / O
22
I / O
23
V
SS
(1)
V
DD
NC
V
SS
I / O
24
I / O
25
V
DDQ
V
SSQ
I / O
26
I / O
27
I / O
28
I / O
29
V
SSQ
V
DDQ
I / O
30
I / O
31
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
80
79
78
77
76
75
74
73
72
71
70
69
68
67
PK100-1
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
NC
I / O
15
I / O
14
V
DDQ
V
SSQ
I / O
13
I / O
12
I / O
11
I / O
10
V
SSQ
V
DDQ
I / O
9
I / O
8
V
SS
NC
V
DD
ZZ
(2)
I / O
7
I / O
6
V
DDQ
V
SSQ
I / O
5
I / O
4
I / O
3
I / O
2
V
SSQ
V
DDQ
I / O
1
I / O
0
NC
LBO
A
5
A
4
A
3
A
2
A
1
A
0
NC
NC
V
SS
V
DD
NC
NC
A
10
A
11
A
12
A
13
A
14
NC
NC
3729 DRW 02
.
顶视图TQFP
笔记
1.引脚14不具有直接连接到V
SS
只要输入电压是
≤
V
IL
.
2.引脚64可以悬空，器件将永远留在主动模式。
5
6.42
QQ：2881677436 复制
