32K ×32 CacheRAM
3.3V同步SRAM
串计数器
单周期DESELECT
特点
x
x
IDT71V432
x
x
x
x
x
x
32K ×32的内存配置
支持高性能系统的速度：
商业和工业：
- 5ns的时钟到数据访问（ 100MHz时）
- 6ns的时钟到数据访问（ 83MHz的）
- 7ns的时钟到数据访问（ 66MHz的）
单周期取消功能（兼容
美光零件编号MT58LC32K32D7LG -XX ）
LBO
输入选择交错或线性突发模式
自定时写周期与全球的写控制（ GW ） ，字节
写使能（ BWE ）和字节写操作（ BWX ）
功率下降ZZ输入控制
工作于3.3V单电源（ + 10 / -5 ％ ）
包装在JEDEC标准的100针脚的矩形塑料
薄型四方扁平封装（ TQFP ） 。
描述
该IDT71V432是3.3V高速1,048,576位CacheRAM
组织为32K ×32的全力支持奔腾和PowerPC 的
处理器接口。流水线突发架构提供了具有成本
有效的3-1-1-1二级缓存性能的处理器最多
100兆赫。
该IDT71V432 CacheRAM包含写入，数据，地址和
控制寄存器。内部逻辑允许CacheRAM以产生自
基于可留到最末端的决定定时写
的写周期。
突发模式功能，提供最高性能水平的
系统设计人员，作为IDT71V432可以提供4个周期的数据为
单个地址提交给CacheRAM 。内部突发地址
计数器接收来自所述处理器的第一周期的地址，发起
访问顺序。输出数据的第一个周期将流水线一
周期可在下一时钟上升沿之前。如果突发模式
选择操作（ ADV =低） ，输出的后续三个周期
数据将提供给用户的下一个3个时钟上升沿。该
为了这三个地址的由内部突发计数器来定义
和
LBO
输入引脚。
该IDT71V432 CacheRAM采用IDT的高性能，高
体积3.3V CMOS工艺制造，并封装在一个JEDEC标准
14毫米X 20毫米100引脚薄型塑料四方扁平封装（ TQFP ） ，以获得最佳董事会
密度在台式机和笔记本电脑的应用程序。
引脚说明摘要
A
0
–A
14
CE
CS
0
,
CS
1
OE
GW
BWE
BW
1,
BW
2,
BW
3,
BW
4
CLK
ADV
ADSC
ADSP
LBO
ZZ
I / O
0
-I / O
31
V
DD
V
SS
地址输入
芯片使能
芯片选择
OUTPUT ENABLE
全局写使能
字节写使能
单个字节写入选择
时钟
突发地址进展
地址状态（高速缓存控制器）
地址状态（处理器）
线性/交错突发订单
睡眠模式
数据输入/输出
3.3V电源
地
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
动力
地
同步
同步
同步
异步
同步
同步
同步
不适用
同步
同步
同步
DC
异步
同步
DC
DC
3104 TBL 01
CacheRAM是集成设备技术的一个注册商标。
奔腾处理器是英特尔公司的商标。
PowerPC是国际商用机器公司的商标。
2001年8月
1
DSC-3104/05
2000集成设备技术有限公司
IDT71V432 ， 32K ×32 CacheRAM
3.3V同步SRAM与突发计数器，单周期取消
商用和工业温度范围
引脚德网络nitions
(1)
符号
A
0
–A
14
ADSC
引脚功能
地址输入
地址状态
（高速缓存控制器）
地址状态
（处理器）
突发地址进展
I / O
I
I
活跃
不适用
低
描述
同步地址输入。地址重新gister通过组合触发
CLK的上升沿和
ADSC
或低
ADSP
低，
CE
低。
同步广告长裙状态，从高速缓存控制器。
ADSC
是低电平有效
输入端，用于加载该加载RESS注册到新的地址。
ADSC
is
通过NOT门控
CE 。
同步地址状态的处理器。
ADSP
是低电平有效的输入是
用于装载地址寄存器以新的地址。
ADSP
通过门控
CE 。
同步地址进展。
ADV
是用于将低电平输入
推进内部突发计数器，共同ntrolling初始后突发存取
地址被加载。当此输入为高电平突发计数器不递增;
即，不存在地址前进。
同步字节写使能门的字节写入输入
BW
1
-BW
4
。如果
BWE
is
低在CLK的上升沿，则
BW
X
输入被传递到下一个阶段
的电路。字节写操作仍然可以阻止的话
ADSP
为低电平时的上升沿
CLK 。如果
ADSP
为HIGH和
BW
X
为低电平，在CLK的上升沿则数据将
被写入到SRAM中。如果
BWE
为高，字节写输入被封锁
只有
GW
可以启动一个写周期。
同步字节写使能。
BW
1
控制I / O （ 7 ： 0 ）
BW
2
控制I / O （ 15 ： 8 ）
等任何活动的字节写操作会导致禁用所有输出。
ADSP
低
禁用所有字节写入。
BW
1
-BW
4
必须满足规定的建立和保持时间
相对于CLK的。
同步芯片使能。
CE
采用与CS
0
和
CS
1
使
IDT71V432.
CE
同时门
ADSP 。
这是时钟输入到IDT71V432 。该设备的所有时序参考。
相对于这个输入作出。
同步高电平有效的片选。 CS
0
用于与
CE
和
CS
1
启用
该芯片。
同步低电平有效的片选。
CS
1
用于与
CE
和CS
0
启用
该芯片。
Synchrono我们全球的写使能。该输入将写入所有4个8位字节数据
当低电平CLK的上升沿。
GW
将取代单个字节写入
启用。
同步数据输入/输出（ I / O）引脚。两个数据输入路径和输出的数据
路径被登记并通过CLK的上升沿触发。
异步一阵为了塞莱ction DC输入。当
LBO
为高的交错
（英特尔）突发序列被选中。当
LBO
为低线性（ PowerPC）下一阵
顺序被选择。
LBO
是一个静态直流输入，并且不能更改状态，而
设备运行。
异步输出使能。当
OE
为低电平时，数据输出驱动器
在I / O引脚使能。
OE
在内部由驱动A D elay电路选通
CE，
CS
0
和
CS
1
。在双存储模式下，当用户正在使用的两个存储体
IDT71V432和来回切换它们之间使用
CE，
内部
去打好电路延迟
OE
通过一个循环来激活数据输出驱动器的
防止银行之间的总线争用。当单一银行模式下使用
CE，
CS
0
和
CS
1
都绑活跃，也没有输出使能延时。当
OE
is
高的I / O引脚处于高阻抗状态。
3.3V电源输入。
接地引脚。
异步睡眠模式的输入。 ZZ HIGH将门CLK内部和电源
下IDT71V432其功耗最低水平。数据保存
保证在睡眠模式。
3104 TBL 02
ADSP
ADV
I
I
低
低
BWE
字节写使能
I
低
BW
1
-
BW
4
单个字节
写入启用
I
低
CE
CLK
CS
0
CS
1
芯片使能
时钟
片选0
片选1
I
I
I
I
低
不适用
高
低
GW
全局写使能
I
低
I / O
0
-I / O
31
LBO
数据输入/输出
线性突发顺序
I / O
I
不适用
低
OE
OUTPUT ENABLE
I
低
V
DD
V
SS
ZZ
电源
地
睡眠模式
不适用
不适用
I
不适用
不适用
高
注意：
1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。
6.42
2
IDT71V432 ， 32K ×32 CacheRAM
3.3V同步SRAM与突发计数器，单周期取消
商用和工业温度范围
功能框图
LBO
ADV
CE
BURST
顺序
国内
地址
CLK
ADSC
ADSP
CLK EN
地址
注册
1个字节
写注册
二进制
计数器
CLR
2
BURST
逻辑
15
A
0
*
A
1
*
32K ×32
位
内存
ARRAY
.
32
A
0
, A
1
2
A
2
–A
14
32
A
0
–A
14
GW
BWE
BW
1
15
15
1个字节
写入驱动器
2字节
写注册
8
2字节
写入驱动器
BW
2
BYTE 3
写注册
8
BYTE 3
写入驱动器
BW
3
4个字节
写注册
8
4个字节
写入驱动器
BW
4
8
产量
注册
CE
CS
0
CS
1
D
Q
启用
注册
CLK EN
数据输入
注册
ZZ
断电
D
Q
启用
延迟
注册
产量
卜FF器
OE
32
I / O
0
-I / O
31
3104 DRW 01
6.42
3
IDT71V432 ， 32K ×32 CacheRAM
3.3V同步SRAM与突发计数器，单周期取消
商用和工业温度范围
绝对最大额定值
(1)
符号
V
TERM
(2)
V
TERM
(3)
T
A
T
BIAS
T
英镑
P
T
I
OUT
等级
与端电压
对于GND
与端电压
对于GND
工作温度
在偏置温度
储存温度
功耗
直流输出电流
价值
-0.5到+4.6
-0.5到V
DD
+0.5
0至+70
-55到+125
-55到+125
1.0
50
单位
V
V
o
o
o
推荐工作
温度和电源电压
GRADE
广告
产业
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
SS
0V
0V
V
DD
3.3V+10/-5%
3.3V+10/-5%
3104 TBL 03
C
C
C
W
mA
3104 TBL 05
建议的直流工作
条件
符号参数
V
DD
V
SS
V
IH
V
IH
V
IL
电源电压
地
输入高电压 - 输入
输入高电压 - I / O
输入低电压
分钟。
3.135
0
2.0
2.0
–0.5
(1)
典型值。
3.3
0
—
—
—
马克斯。
3.63
0
4.6
(2)
V
DD
+0.3
0.8
单位
V
V
V
V
V
3104 TBL 04
注意事项：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上的任何其他条件的操作说明
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
2. V
DD
输入端而已。
3. I / O端子。
注意事项：
1. V
IL
（分钟） = -1.0V为脉冲宽度小于吨
CYC
/ 2 ，每秒一次循环。
2. V
IH
（最大值） = 6.0V为脉冲宽度小于吨
CYC
/ 2 ，每秒一次循环。
电容
符号
C
IN
C
I / O
(T
A
= + 25 ° C，F = 1.0MHz的， TQFP封装）
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
6
7
单位
pF
pF
3104 TBL 06
注意：
1.该参数由器件特性保证，但不生产
测试。
6.42
4
IDT71V432 ， 32K ×32 CacheRAM
3.3V同步SRAM与突发计数器，单周期取消
商用和工业温度范围
引脚配置
A
6
A
7
CE
CS
0
BW
4
BW
3
BW
2
BW
1
CS
1
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
8
A
9
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
NC
I / O
16
I / O
17
V
DD
V
SS
I / O
18
I / O
19
I / O
20
I / O
21
V
SS
V
DD
I / O
22
I / O
23
V
DD / NC
(1)
V
DD
NC
V
SS
I / O
24
I / O
25
V
DD
V
SS
I / O
26
I / O
27
I / O
28
I / O
29
V
SS
V
DD
I / O
30
I / O
31
NC
80
79
78
77
76
75
74
73
72
71
70
69
68
67
PK100-1
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
NC
I / O
15
I / O
14
V
DD
V
SS
I / O
13
I / O
12
I / O
11
I / O
10
V
SS
V
DD
I / O
9
I / O
8
V
SS
NC
V
DD
ZZ
(2)
I / O
7
I / O
6
V
DD
V
SS
I / O
5
I / O
4
I / O
3
I / O
2
V
SS
V
DD
I / O
1
I / O
0
NC
LBO
A
5
A
4
A
3
A
2
A
1
A
0
NC
NC
V
SS
V
DD
NC
NC
A
10
A
11
A
12
A
13
A
14
NC
NC
3104 DRW 02
顶视图TQFP
注意事项：
1.引脚14可以直接连接到V
DD
或者没有连接。
2.引脚64可以悬空，器件将永远留在主动模式。
6.42
5
32K ×32 CacheRAM
3.3V同步SRAM
串计数器
单周期DESELECT
特点
x
x
IDT71V432
x
x
x
x
x
x
32K ×32的内存配置
支持高性能系统的速度：
商业和工业：
- 5ns的时钟到数据访问（ 100MHz时）
- 6ns的时钟到数据访问（ 83MHz的）
- 7ns的时钟到数据访问（ 66MHz的）
单周期取消功能（兼容
美光零件编号MT58LC32K32D7LG -XX ）
LBO
输入选择交错或线性突发模式
自定时写周期与全球的写控制（ GW ） ，字节
写使能（ BWE ）和字节写操作（ BWX ）
功率下降ZZ输入控制
工作于3.3V单电源（ + 10 / -5 ％ ）
包装在JEDEC标准的100针脚的矩形塑料
薄型四方扁平封装（ TQFP ） 。
描述
该IDT71V432是3.3V高速1,048,576位CacheRAM
组织为32K ×32的全力支持奔腾和PowerPC 的
处理器接口。流水线突发架构提供了具有成本
有效的3-1-1-1二级缓存性能的处理器最多
100兆赫。
该IDT71V432 CacheRAM包含写入，数据，地址和
控制寄存器。内部逻辑允许CacheRAM以产生自
基于可留到最末端的决定定时写
的写周期。
突发模式功能，提供最高性能水平的
系统设计人员，作为IDT71V432可以提供4个周期的数据为
单个地址提交给CacheRAM 。内部突发地址
计数器接收来自所述处理器的第一周期的地址，发起
访问顺序。输出数据的第一个周期将流水线一
周期可在下一时钟上升沿之前。如果突发模式
选择操作（ ADV =低） ，输出的后续三个周期
数据将提供给用户的下一个3个时钟上升沿。该
为了这三个地址的由内部突发计数器来定义
和
LBO
输入引脚。
该IDT71V432 CacheRAM采用IDT的高性能，高
体积3.3V CMOS工艺制造，并封装在一个JEDEC标准
14毫米X 20毫米100引脚薄型塑料四方扁平封装（ TQFP ） ，以获得最佳董事会
密度在台式机和笔记本电脑的应用程序。
引脚说明摘要
A
0
–A
14
CE
CS
0
,
CS
1
OE
GW
BWE
BW
1,
BW
2,
BW
3,
BW
4
CLK
ADV
ADSC
ADSP
LBO
ZZ
I / O
0
-I / O
31
V
DD
V
SS
地址输入
芯片使能
芯片选择
OUTPUT ENABLE
全局写使能
字节写使能
单个字节写入选择
时钟
突发地址进展
地址状态（高速缓存控制器）
地址状态（处理器）
线性/交错突发订单
睡眠模式
数据输入/输出
3.3V电源
地
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
动力
地
同步
同步
同步
异步
同步
同步
同步
不适用
同步
同步
同步
DC
异步
同步
DC
DC
3104 TBL 01
CacheRAM是集成设备技术的一个注册商标。
奔腾处理器是英特尔公司的商标。
PowerPC是国际商用机器公司的商标。
2001年8月
1
DSC-3104/05
2000集成设备技术有限公司
IDT71V432 ， 32K ×32 CacheRAM
3.3V同步SRAM与突发计数器，单周期取消
商用和工业温度范围
引脚德网络nitions
(1)
符号
A
0
–A
14
ADSC
引脚功能
地址输入
地址状态
（高速缓存控制器）
地址状态
（处理器）
突发地址进展
I / O
I
I
活跃
不适用
低
描述
同步地址输入。地址重新gister通过组合触发
CLK的上升沿和
ADSC
或低
ADSP
低，
CE
低。
同步广告长裙状态，从高速缓存控制器。
ADSC
是低电平有效
输入端，用于加载该加载RESS注册到新的地址。
ADSC
is
通过NOT门控
CE 。
同步地址状态的处理器。
ADSP
是低电平有效的输入是
用于装载地址寄存器以新的地址。
ADSP
通过门控
CE 。
同步地址进展。
ADV
是用于将低电平输入
推进内部突发计数器，共同ntrolling初始后突发存取
地址被加载。当此输入为高电平突发计数器不递增;
即，不存在地址前进。
同步字节写使能门的字节写入输入
BW
1
-BW
4
。如果
BWE
is
低在CLK的上升沿，则
BW
X
输入被传递到下一个阶段
的电路。字节写操作仍然可以阻止的话
ADSP
为低电平时的上升沿
CLK 。如果
ADSP
为HIGH和
BW
X
为低电平，在CLK的上升沿则数据将
被写入到SRAM中。如果
BWE
为高，字节写输入被封锁
只有
GW
可以启动一个写周期。
同步字节写使能。
BW
1
控制I / O （ 7 ： 0 ）
BW
2
控制I / O （ 15 ： 8 ）
等任何活动的字节写操作会导致禁用所有输出。
ADSP
低
禁用所有字节写入。
BW
1
-BW
4
必须满足规定的建立和保持时间
相对于CLK的。
同步芯片使能。
CE
采用与CS
0
和
CS
1
使
IDT71V432.
CE
同时门
ADSP 。
这是时钟输入到IDT71V432 。该设备的所有时序参考。
相对于这个输入作出。
同步高电平有效的片选。 CS
0
用于与
CE
和
CS
1
启用
该芯片。
同步低电平有效的片选。
CS
1
用于与
CE
和CS
0
启用
该芯片。
Synchrono我们全球的写使能。该输入将写入所有4个8位字节数据
当低电平CLK的上升沿。
GW
将取代单个字节写入
启用。
同步数据输入/输出（ I / O）引脚。两个数据输入路径和输出的数据
路径被登记并通过CLK的上升沿触发。
异步一阵为了塞莱ction DC输入。当
LBO
为高的交错
（英特尔）突发序列被选中。当
LBO
为低线性（ PowerPC）下一阵
顺序被选择。
LBO
是一个静态直流输入，并且不能更改状态，而
设备运行。
异步输出使能。当
OE
为低电平时，数据输出驱动器
在I / O引脚使能。
OE
在内部由驱动A D elay电路选通
CE，
CS
0
和
CS
1
。在双存储模式下，当用户正在使用的两个存储体
IDT71V432和来回切换它们之间使用
CE，
内部
去打好电路延迟
OE
通过一个循环来激活数据输出驱动器的
防止银行之间的总线争用。当单一银行模式下使用
CE，
CS
0
和
CS
1
都绑活跃，也没有输出使能延时。当
OE
is
高的I / O引脚处于高阻抗状态。
3.3V电源输入。
接地引脚。
异步睡眠模式的输入。 ZZ HIGH将门CLK内部和电源
下IDT71V432其功耗最低水平。数据保存
保证在睡眠模式。
3104 TBL 02
ADSP
ADV
I
I
低
低
BWE
字节写使能
I
低
BW
1
-
BW
4
单个字节
写入启用
I
低
CE
CLK
CS
0
CS
1
芯片使能
时钟
片选0
片选1
I
I
I
I
低
不适用
高
低
GW
全局写使能
I
低
I / O
0
-I / O
31
LBO
数据输入/输出
线性突发顺序
I / O
I
不适用
低
OE
OUTPUT ENABLE
I
低
V
DD
V
SS
ZZ
电源
地
睡眠模式
不适用
不适用
I
不适用
不适用
高
注意：
1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。
6.42
2
IDT71V432 ， 32K ×32 CacheRAM
3.3V同步SRAM与突发计数器，单周期取消
商用和工业温度范围
功能框图
LBO
ADV
CE
BURST
顺序
国内
地址
CLK
ADSC
ADSP
CLK EN
地址
注册
1个字节
写注册
二进制
计数器
CLR
2
BURST
逻辑
15
A
0
*
A
1
*
32K ×32
位
内存
ARRAY
.
32
A
0
, A
1
2
A
2
–A
14
32
A
0
–A
14
GW
BWE
BW
1
15
15
1个字节
写入驱动器
2字节
写注册
8
2字节
写入驱动器
BW
2
BYTE 3
写注册
8
BYTE 3
写入驱动器
BW
3
4个字节
写注册
8
4个字节
写入驱动器
BW
4
8
产量
注册
CE
CS
0
CS
1
D
Q
启用
注册
CLK EN
数据输入
注册
ZZ
断电
D
Q
启用
延迟
注册
产量
卜FF器
OE
32
I / O
0
-I / O
31
3104 DRW 01
6.42
3
IDT71V432 ， 32K ×32 CacheRAM
3.3V同步SRAM与突发计数器，单周期取消
商用和工业温度范围
绝对最大额定值
(1)
符号
V
TERM
(2)
V
TERM
(3)
T
A
T
BIAS
T
英镑
P
T
I
OUT
等级
与端电压
对于GND
与端电压
对于GND
工作温度
在偏置温度
储存温度
功耗
直流输出电流
价值
-0.5到+4.6
-0.5到V
DD
+0.5
0至+70
-55到+125
-55到+125
1.0
50
单位
V
V
o
o
o
推荐工作
温度和电源电压
GRADE
广告
产业
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
SS
0V
0V
V
DD
3.3V+10/-5%
3.3V+10/-5%
3104 TBL 03
C
C
C
W
mA
3104 TBL 05
建议的直流工作
条件
符号参数
V
DD
V
SS
V
IH
V
IH
V
IL
电源电压
地
输入高电压 - 输入
输入高电压 - I / O
输入低电压
分钟。
3.135
0
2.0
2.0
–0.5
(1)
典型值。
3.3
0
—
—
—
马克斯。
3.63
0
4.6
(2)
V
DD
+0.3
0.8
单位
V
V
V
V
V
3104 TBL 04
注意事项：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上的任何其他条件的操作说明
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
2. V
DD
输入端而已。
3. I / O端子。
注意事项：
1. V
IL
（分钟） = -1.0V为脉冲宽度小于吨
CYC
/ 2 ，每秒一次循环。
2. V
IH
（最大值） = 6.0V为脉冲宽度小于吨
CYC
/ 2 ，每秒一次循环。
电容
符号
C
IN
C
I / O
(T
A
= + 25 ° C，F = 1.0MHz的， TQFP封装）
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
6
7
单位
pF
pF
3104 TBL 06
注意：
1.该参数由器件特性保证，但不生产
测试。
6.42
4
IDT71V432 ， 32K ×32 CacheRAM
3.3V同步SRAM与突发计数器，单周期取消
商用和工业温度范围
引脚配置
A
6
A
7
CE
CS
0
BW
4
BW
3
BW
2
BW
1
CS
1
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
8
A
9
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
NC
I / O
16
I / O
17
V
DD
V
SS
I / O
18
I / O
19
I / O
20
I / O
21
V
SS
V
DD
I / O
22
I / O
23
V
DD / NC
(1)
V
DD
NC
V
SS
I / O
24
I / O
25
V
DD
V
SS
I / O
26
I / O
27
I / O
28
I / O
29
V
SS
V
DD
I / O
30
I / O
31
NC
80
79
78
77
76
75
74
73
72
71
70
69
68
67
PK100-1
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
NC
I / O
15
I / O
14
V
DD
V
SS
I / O
13
I / O
12
I / O
11
I / O
10
V
SS
V
DD
I / O
9
I / O
8
V
SS
NC
V
DD
ZZ
(2)
I / O
7
I / O
6
V
DD
V
SS
I / O
5
I / O
4
I / O
3
I / O
2
V
SS
V
DD
I / O
1
I / O
0
NC
LBO
A
5
A
4
A
3
A
2
A
1
A
0
NC
NC
V
SS
V
DD
NC
NC
A
10
A
11
A
12
A
13
A
14
NC
NC
3104 DRW 02
顶视图TQFP
注意事项：
1.引脚14可以直接连接到V
DD
或者没有连接。
2.引脚64可以悬空，器件将永远留在主动模式。
6.42
5
QQ：2881677436 复制
