IDT71P74204 （ 2M ×8位） ， 71P74104 （ 2M ×9位） ， 71P74804 （ 1M ×18位） 71P74604 （ 512K ×36位）
超前信息
18 MB QDR II SRAM突发的4
商业级温度范围
引脚德网络nitions
符号
引脚功能
描述
数据输入信号，采样K上的上升沿和
K
在有效的写操作时钟
2M ×8 - D [ 7 ： 0 ]
2M ×9 - D [ 8 ： 0 ]
1M ×18 - D [ 17 ： 0 ]
512K ×36 - D [ 35 ： 0 ]
字节写选择0 ， 1 ， 2和3是低电平有效。上的上升沿采样在K的上升沿，并再次
K
在写操作期间的时钟。用于选择哪个字节写入当前部分中写入设备
操作。不写入的字节保持不变。所有的字节写操作被采样的相同边缘的数据。
取消选择一个字节写选择将导致数据的相应字节被忽略和没有写入到设备。
2M ×9 -
BW
0
控制D [ 8：0]
1M ×18 -
BW
0
控制D [ 8：0]和
BW
1
控制D [ 17 ： 9 ]
512K ×36 -
BW
0
控制D [ 8：0] ，
BW
1
控制D [ 17 ： 9]
BW
2
控制D [ 26:18 ]和
BW
3
控制D [ 35:27 ]
半字节写选择0和1为低电平有效。只适用于X8位部分，而不是字节写选择。采样的
在K的上升沿
K
在写操作时钟。用于选择高半字节中的写入设备
的写操作的当前部分。啃不吨书面保持不变。所有的半字节写入被采样的相同
边作为数据。取消一个半字节写选择将导致数据的对应四位被忽略，而不是
写入到该设备。
地址输入过程中活性的读或写操作的采样K时钟的上升沿。这些地址输入
复这样一个读写可交替的时钟周期启动。这些输入被忽略时，相应的
端口被取消。
D [ X： 0 ]
输入同步
BW
0
,
BW
1
BW
2
,
BW
3
输入同步
NW0 ， NW1
输入同步
SA
输入同步
Q [ X： 0 ]
数据的输出信号。在读操作期间，这些引脚输出所请求的数据。有效数据被赶出去的上升
无论是C的输出同步边缘
C
在读操作或K和时钟
K
在单时钟模式下运行时。当阅读
端口被取消，Q [X ： 0 ]会自动三态。
写控制逻辑低电平有效。采样在正向输入时钟（K）的上升沿。当持有效的，写
操作启动。拉高将取消写端口，导致D [ X： 0 ]被忽略。如果一个写操作
被成功地启动，它会继续完成，忽略了
W
在接下来的时钟周期。这允许用户
连续举办
W
低而胀破的数据到SRAM 。
读控制逻辑，低电平有效。采样的正向输入时钟（K ）的上升沿。当激活时，读出操作是
发起。拉高会导致读取端口被取消。如果取消，待定的访问被允许
完整和输出驱动器是自动三态下了C时钟的下一个上升沿。每读
访问由一阵四个连续的转移。如果读操作成功了发起D，它会继续
完成后，无视
R
在接下来的时钟周期。这允许用户在连续保持
R
低而爆裂数据
从SRAM 。
正输出时钟输入。 C被结合使用
C
到时钟从设备读取数据。 C和
C
可以
一起使用，以校正倾斜的各种装置的飞行时间在板回控制器。见应用实例
对于进一步的细节。
负输出时钟输入。
C
结合使用以C到时钟从设备读取数据。 C和
C
可以
一起使用，以校正倾斜的各种装置的飞行时间在板回控制器。见应用实例
对于进一步的细节。
正向输入时钟输入。的K上升沿用于捕获同步输入到该设备并驱出数据
通过Q [X ： 0 ]当一个个时钟模式。所有访问都在K的上升沿启动
负输入时钟输入。
K
用于捕获同步的输入被提供给该装置，并驱出数据
通过Q [X ： 0 ]在单时钟模式下。
同步回波时钟输出。这些输出的上升沿被紧密地匹配于同步数据输出
并且可被用作一个数据有效指示。这些信号是自由运行的，当输出数据是三不停止
说。
输出阻抗匹配输入。该输入是我们编调谐器输出到SYS TEM数据总线阻抗。 Q [ X： 0 ]
输出阻抗设置为0.2× RQ其中，RQ是ZQ与接地之间的电阻器。另外，该引脚可
被直接连接到V
DDQ ，
这使得最小阻抗模式。此引脚不能直接连接到
GND或悬空。
6111 TBL 02A
W
输入同步
R
输入同步
C
输入时钟
C
输入时钟
K
输入时钟
K
输入时钟
CQ ，
CQ
输出时钟
ZQ
输入
6.42
3
QQ：2881677436 复制
