IDT71P72204 （ 2M ×8位） ， 71P72104 （ 2M ×9位） ， 71P72804 （ 1M ×18位） 71P72604 （ 512K ×36位）
超前信息
18 MB QDR II SRAM突发的2
商业级温度范围
引脚德网络nitions
符号
引脚功能
输入
同步
描述
数据输入信号，采样K上的上升沿和
K
在有效的写操作时钟
2M ×8 - D [ 7 ： 0 ]
2M ×9 - D [ 8 ： 0 ]
1M ×18 - D [ 17 ： 0 ]
512K ×36 - D [ 35 ： 0 ]
字节写选择0 ， 1 ， 2和3是低电平有效。在上升沿取样在K的上升沿，并再次
边缘
K
时钟 uring写操作。用于选择哪个字节期间写入到器件
的写操作的当前部分。不写入的字节保持不变。所有的字节写操作被采样
相同的边缘的数据。取消选择一个字节写选择将导致数据对应的B YTE是
忽略，并且不写入到设备。
2M ×9 -
BW
0
控制D [ 8：0]
1M ×18 -
BW
0
控制D [ 8：0]和
BW
1
控制D [ 17 ： 9 ]
512K ×36 -
BW
0
控制D [ 8：0] ，
BW
1
控制D [ 17 ： 9]
BW
2
控制D [ 26:18 ]和
BW
3
控制D [ 35:27 ]
半字节写选择0和1为低电平有效。只适用于X8位部分，而不是字节写选择。
采样在K的上升沿和
K
在写操作期间的时钟。用于选择四位的
的写操作的当前部分写入到器件中。不写半字节保持不变。
所有的半字节写入被采样的相同边缘的数据。取消一个半字节写选择会导致
数据的对应的半字节被忽略和没有写入到设备。
地址输入。阅读地址采样日K时钟的过程中有效的读操作的上升沿。
写地址被采样上的上升沿
K
在主动写操作时钟。这些地址
输入multiplxed ，这样既一个读出和写入操作可以发生在同一时钟周期。这些
当相应的端口被取消输入将被忽略。
数据的输出信号。在读操作期间，这些引脚输出所请求的数据。有效数据被赶出
上的两个C中的上升沿和
C
在读操作或K和时钟
K
单操作时
时钟模式。当读取端口被取消，Q [X ： 0 ]会自动三态。
D [ X： 0 ]
BW
0
,
BW
1
BW
2
,
BW
3
输入
同步
NW0 ， NW1
输入
同步
SA
输入
同步
Q [ X： 0 ]
产量
同步
W
输入
同步
写控制逻辑低电平有效。采样在正向输入时钟（K）的上升沿。当断言
在启动的活性，进行写操作。拉高将取消写端口。取消写端口会引起
D [ X： 0]被忽略。
读控制逻辑，低电平有效。采样的正向输入时钟（K ）的上升沿。当激活时，一
开始读操作。拉高会导致读取端口被取消。取消选中时，
悬而未决的访问被允许完成和输出驱动器自动三态之后的下一个
了C时钟的上升沿。每次读访问由一阵两个连续的转移。
正输出时钟输入。 C被结合使用
C
到时钟从设备读取数据。
和
C
可以一起使用，以校正倾斜的各种装置的飞行时间在板回控制器。
详情参见应用实例。
负输出时钟输入。
C
结合使用以C到时钟从设备读取数据。
和
C
可以一起使用，以校正倾斜的各种装置的飞行时间在板回控制器。
详情参见应用实例。
正向输入时钟输入。的K上升沿用于捕获同步输入到该设备，并
开车出去的数据通过Q [X ： 0 ]在单时钟模式下。所有访问都在K的上升沿启动
负输入时钟输入。
K
用于捕获同步的输入被提供给该装置，并
赶走数据救援人员到场啊Q [ X： 0 ]在单时钟模式。
同步回波时钟输出。这些输出的上升沿被紧密地匹配到同步
数据输出端，并且可以被用来作为一个数据有效指示。这些信号可以自由运行，不停止的时候
输出数据是三态的。
输出阻抗匹配输入。此输入用于调整器件输出到系统数据总线
阻抗。 Q [ X： 0 ]输出阻抗设定为0.2× RQ ，其中，RQ是位于ZQ之间的电阻
地面上。另外，该引脚可直接连接到V
DDQ
，这使得最小阻抗模式。
此引脚不能直接连接到GND或悬空。
6109 TBL 02A
R
输入
同步
C
输入时钟
C
输入时钟
K
输入时钟
K
输入时钟
CQ ，
CQ
输出时钟
ZQ
输入
6.42
3
QQ：2881677436 复制
