3.3V 64 / 32K ×18
同步
FOURPORT 静态RAM
特点
◆
◆
◆
IDT70V5388/78
◆
◆
◆
◆
◆
◆
◆
真正的四端口存储器单元，可同步
相同的内存位置的访问
同步流水线设备
- 64 / 32K ×18的组织
流水线输出模式，可实现快速的200MHz运行
高带宽可达14 Gbps的（为200MHz ×18位（宽）x
4个端口）
LVTTL I / O接口
高速时钟对数据的访问3.0ns （最大值）
3.3V的低工作功耗
中断标志的信息传递
宽度和深度的扩展能力
◆
◆
◆
◆
◆
◆
◆
◆
◆
计数器的环绕式控制
- 内部屏蔽寄存器控制计数器环绕式
- 反中断标志位来表示回绕
对地址线反回读
对地址线屏蔽寄存器回读
全球主复位所有端口
双芯片使上，便于深度扩展的所有端口
在所有端口上单独字和低字控制
272 - BGA封装（ 27毫米X 27毫米1.27毫米焊球间距）和
256 - BGA封装（ 17毫米x17毫米1.0毫米间距）
商用和工业温度范围
JTAG边界扫描
MBIST （存储器内建自测试）控制器
端口 - 1逻辑框图
(2)
R/
W
P1
UB
P1
CE
0P1
CE
1P1
LB
P1
OE
P1
0
1
1 /0
I / O
9P1
- I / O
17P1
I / O
0P1
- I / O
8P1
端口1
I / O
控制
TRST
TMS
TCK
TDI
CLKMBIST
JTAG
调节器
MBIST
TDO
地址。
读
后
端口1
READBACK
注册
MRST
A
0P1
- A
15P1
(1)
CNTRD
P1
MKRD
P1
MKLD
P1
CNTINC
P1
CNTLD
P1
CNTRST
P1
CLK
P1
MRST
CNTINT
P1
端口1
面膜
注册
优先
决策
逻辑
端口1
计数器/
地址
注册
端口1
地址
解码
64KX18
内存
ARRAY
,
R/
W
P1
CE
0P1
CE
1P1
CLK
P1
端口1
打断
逻辑
INT
P1
MRST
注意：
1. A
15
x是常闭为IDT70V5378 。
2.端口2 ，端口3和端口4个逻辑块类似于端口1逻辑块。
5649 DRW 01
2003年8月
DSC-5649/3
1
2003集成设备技术有限公司
IDT70V5388/78
3.3V 64 / 32K ×18的同步FourPort 静态RAM
工业和商业温度范围
该IDT70V5388 / 78是一种高速64 / 32Kx18位
同步FourPort RAM 。存储器阵列使用
FourPort存储器单元，以允许同时访问
任何地址的所有四个端口。对控制寄存器，数据，
和地址输入端提供最小的建立和保持时间。
由这种方法所提供的定时纬度允许系
统被设计成非常短的周期时间。
与输入数据寄存器和集成突发
专柜， 70V5388 / 78进行了优化的应用
具有单向或双向数据流系统蒸发散
阵阵。自动断电功能，通过控制
CE
0
和CE
1
时，可允许芯片上的电路的每个端口的输入
非常低的待机功耗模式。
该IDT70V5388 / 78提供了广泛的功能
描述
系统蒸发散专门设计，便于系统的操作。
其中包括全境，可屏蔽地址计数器
与每个端口，邮箱中断相关联的中断
每个端口上的标志，以促进跨端口通信，
存储器内建自测试（ MBIST ） ，支持JTAG和
异步主复位，以简化设备完成初始化
化。此外，地址线已经设置为I / O
销，以允许所述支撑
CNTRD
（能够输出的
上的地址，内部地址计数器的当前值
线）和
MKRD
（能够输出的电流值
计数器屏蔽寄存器） 。为设备上的特定细节
操作，请参考功能描述和
随后的解释性章节，从第21页。
2
IDT70V5388/78
3.3V 64 / 32K ×18的同步FourPort 静态RAM
工业和商业温度范围
引脚配置
(4)
70V5388/78BG
BG-272
(2)
272引脚BGA
顶视图
(3)
09/25/02
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
.
LB
P1
V
DD
A
14
P1
V
SS
A
10
P1
A
7
P1
V
SS
A
3
P1
V
DD
A
0
P1
A
0
P2
V
DD
A
3
P2
V
SS
A
7
P2
A
10
P2
V
SS
A
14
P2
V
DD
LB
P2
2
I / O
17
P2
UB
P1
A
15
(1)
P1
A
12
P1
A
11
P1
A
8
P1
A
5
P1
A
4
P1
A
1
P1
INT
P1
INT
P2
A
1
P2
A
4
P2
A
5
P2
A
8
P2
A
11
P2
A
12
P2
A
15
(1)
P2
UB
P2
I / O
8
P1
3
I / O
15
P2
I / O
16
P2
CE
1
P1
A
13
P1
4
I / O
13
P2
I / O
14
P2
CE
0
P1
OE
P1
5
I / O
11
P2
I / O
12
P2
读/写
P1
V
DD
6
I / O
9
P2
I / O
10
P2
I / O
15
P1
V
SS
7
I / O
16
P1
I / O
17
P1
V
SS
8
I / O
14
P1
I / O
13
P1
V
SS
9
I / O
12
P1
I / O
11
P1
I / O
9
P1
V
DD
10 11 12
I / O
10
P1
TMS
I / O
10
P4
TDI
I / O
12
P4
I / O
11
P4
I / O
9
P4
V
DD
13 14 15 16 17 18 19 20
I / O
14
P4
I / O
13
P4
V
SS
I / O
16
P4
I / O
17
P4
V
SS
I / O
9
P3
I / O
10
P3
I / O
15
P4
V
SS
I / O
11
P3
I / O
12
P3
读/写
P4
V
DD
I / O
13
P3
I / O
14
P3
CE
0
P4
OE
P4
I / O
15
P3
I / O
16
P3
CE
1
P4
A
13
P4
I / O
17
P3
UB
P4
A
15
(1)
P4
A
12
P4
A
11
P4
A
8
P4
A
5
P4
A
4
P4
A
1
P4
LB
P4
V
DD
A
14
P4
V
SS
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
Y
,
TCK
TDO
V
SS
V
DD
V
SS
V
SS
V
DD
V
SS
MKRD CNTRD
P1
P1
A
9
P1
A
6
P1
CNTINT
P1
CNTINC
P1
CNTRD MKRD
P4
P4
CNTINT
P4
CNTINC
P4
A
10
P4
A
7
P4
V
SS
A
3
P4
V
DD
A
0
P4
A
0
P3
V
DD
A
3
P3
V
SS
A
7
P3
A
10
P3
V
SS
A
14
P3
A
9
P4
A
6
P4
MKLD CNTLD
P1
P1
A
2
P1
CNTRST
P1
CNTLD MKLD
P4
P4
GND
(5)
V
DD
CLK
P1
GND
(5)
GND
(5)
GND
(5)
V
DD
A
2
P4
GND
(5)
GND
(5)
GND
(5)
GND
(5)
CLK
CNTRST
INT
P4
P4
P4
V
SS
CLK
P3
CNTRST
INT
P3
P3
CNTRST
V
SS
P2
GND
(5)
GND
(5)
GND
(5)
GND
(5)
A
2
P2
CLK
P2
GND
(5)
GND
(5)
GND
(5)
GND
(5)
A
2
P3
A
1
P3
A
4
P3
A
5
P3
A
8
P3
A
11
P3
A
12
P3
A
15
(1)
P3
UB
P3
I / O
8
P4
MKLD CNTLD
P2
P2
A
6
P2
A
9
P2
CNTINC
P2
CNTINT
P2
CNTLD MKLD
P3
P3
CNTINC
P3
CNTINT
P3
A
6
P3
A
9
P3
MKRD CNTRD
P2
P2
A
13
P2
CE
1
P2
I / O
7
P1
I / O
6
P1
OE
P2
CE
0
P2
I / O
5
P1
I / O
4
P1
V
DD
读/写
P2
I / O
3
P1
I / O
2
P1
V
SS
I / O
6
P2
I / O
1
P1
I / O
0
P1
V
SS
V
DD
V
DD
I / O
0
P2
I / O
2
P2
I / O
3
P2
V
SS
V
SS
V
DD
I / O
0
P3
I / O
2
P3
I / O
3
P3
V
DD
V
SS
V
SS
I / O
6
P3
I / O
1
P4
I / O
0
P4
V
DD
读/写
P3
I / O
3
P4
I / O
2
P4
CNTRD MKRD
P3
P3
OE
P3
CE
0
P3
I / O
5
P4
I / O
4
P4
A
13
P3
CE
1
P3
I / O
7
P4
I / O
6
P4
V
SS
I / O
8
P2
I / O
7
P2
V
SS
TRST
NC
V
SS
I / O
4
P3
I / O
5
P3
V
SS
I / O
8
P3
I / O
7
P3
I / O
4
P2
I / O
5
P2
MRST
CLKMBIST
V
DD
LB
P3
Y
I / O
1
P2
I / O
1
P3
1
2
3
4
5
6
7
8
9
10 11 12
13 14 15 16 17 18 19 20
5649 DRW 03
注意事项：
1. A
15
x是常闭为IDT70V5378 。
2.这个包的代码来引用该包图。
3.本文并不表示实际的零件标记的方向。
4.包体约为27毫米X 27毫米X 2.33毫米，与1.27毫米球间距。
5.中央球仅用于散热。它们被连接到设备V
SS
.
3
6.42
IDT70V5388/78
3.3V 64 / 32K ×18的同步FourPort 静态RAM
工业和商业温度范围
引脚配置
(2)
70V5388/78BC
BC-256
(3)
256引脚BGA
(4)
顶视图
09/25/02
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
读/写
P1
2
OE
P1
3
LB
P1
4
I / O
16
P2
5
I / O
13
P2
6
I / O
9
P2
7
I / O
14
P1
8
I / O
10
P1
9
I / O
9
P4
10
I / O
12
P4
11
I / O
16
P4
12 13 14
I / O
11
P3
15 16
UB
P4
I / O
15
P3
I / O
17
P3
CE
1
P4
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
A
15
(1)
P1
CE
1
P1
UB
P1
I / O
17
P2
I / O
14
I / O
10
P2
P2
I / O
15
P1
I / O
11
P1
TDI
TDO
TCK
I / O
13
I / O
17
I / O
12
P4
P4
P3
I / O
16
P3
LB
P4
读/写
P4
CE
0
P4
A
14
P1
A
13
P1
CE
0
P1
I / O
15
P2
I / O
12
P2
I / O
17
I / O
12
P1
P1
I / O
9
P1
I / O
11
P4
I / O
15
I / O
10
P4
P3
I / O
14
P3
OE
P4
A
15
(1)
P4
A
14
P4
A
10
P1
A
12
P1
A
11
P1
A
9
P1
I / O
11
P2
I / O
16
I / O
13
P1
P1
TMS
I / O
10
P4
I / O
14
P4
I / O
9
P3
I / O
13
P3
A
11
P4
A
12
P4
A
13
P4
A
7
P1
A
8
P1
A
6
P1
A
5
P1
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
DD
V
DD
V
DD
V
SS
V
SS
V
DD
V
SS
P4
A
6
P4
A
7
P4
A
8
P4
A
10
P4
A
9
P4
A
3
P1
A
4
P1
A
2
P1
A
1
P1
V
DD
V
DD
V
DD
V
SS
INT
P1
A
1
P4
A
2
P4
A
3
P4
A
5
P4
A
4
P4
CLK
P1
A
0
P1
CNTRD
CNTINC
P1
P1
CNTLD
CNTINC
CNTRD
P4
P4
P4
A
0
P4
CLK
P4
V
SS
CLK
P2
CNTLD
CNTRST CNTINT
P1
P1
P1
MKLD
P1
CNTRST
MKRD
P4
INT
CNTINT
MKLD
P4
P4
P4
V
SS
CLK
P3
CNTRST
INT
P2
P2
CNTINT
MKRD
P2
P1
V
SS
V
SS
V
DD
V
DD
I / O
6
P2
V
SS
V
SS
V
SS
V
SS
CNTRST
P3
INT
CNTINT
MKLD
P3
P3
P3
CNTRD
MKRD
CNTINC
CNTLD MKLD
P2
P2
P2
P2
P2
V
SS
V
SS
V
SS
CNTLD
CNTINC
MKRD
P3
P3
P3
A
0
P3
CNTRD
P3
A
3
P2
A
4
P2
A
2
P2
A
1
P2
A
0
P2
V
DD
V
SS
V
DD
I / O
2
P2
V
SS
V
DD
V
DD
I / O
7
P3
V
DD
V
DD
I / O
2
P4
A
1
P3
A
3
P3
A
4
P3
A
2
P3
A
8
P2
A
9
P2
A
7
P2
A
6
P2
A
5
P2
V
DD
V
DD
V
DD
TRST
MRST
CLKMBIST
A
5
P3
A
7
P3
A
8
P3
A
6
P3
A
11
P2
A
12
P2
A
10
P2
I / O
5
P1
I / O
1
P1
I / O
3
P3
A
9
P3
A
11
P3
A
12
P3
A
10
P3
A
13
P2
A
14
P2
读/写
P2
I / O
7
P1
I / O
2
P1
I / O
7
P2
I / O
3
P2
I / O
0
P3
I / O
4
P3
I / O
8
P3
I / O
3
P4
I / O
6
P4
CE
0
P3
A
14
P3
A
13
P3
A
15
(1)
P2
CE
1
P2
UB
P2
I / O
8
P1
I / O
4
P1
I / O
0
P1
I / O
5
P2
I / O
1
P2
I / O
2
P3
I / O
6
P3
I / O
1
P4
I / O
5
P4
I / O
7
P4
UB
P3
CE
1
P3
A
15
(1)
P3
CE
0
P2
OE
P2
LB
P2
I / O
6
P1
I / O
3
P1
I / O
8
P2
I / O
4
P2
I / O
0
P2
I / O
1
P3
I / O
5
P3
I / O
0
P4
I / O
4
P4
I / O
8
P4
LB
P3
OE
P3
读/写
P3
1
2
3
4
5
6
7
8
9
10 11
12 13 14 15 16
5649 DRW 04
注意事项：
1. A
15
x是常闭为IDT70V5378 。
2.包体约为17毫米x17毫米X 1.4毫米，用1.0毫米间距。
3.这个包的代码来引用该包图。
4.本文不表示实际的部分标记的方向。
4
IDT70V5388/78
3.3V 64 / 32K ×18的同步FourPort 静态RAM
工业和商业温度范围
引脚德网络nitions
端口1
A
0P1
- A
15P1
(1)
I / O
0P1
- I / O
17P1
CLK
P1
端口2
A
0P2
- A
15P2
(1)
I / O
0P2
- I / O
17P2
CLK
P2
端口3
A
0P3
- A
15P3
(1)
I / O
0P3
- I/0
17P3
CLK
P3
端口4
A
0P4
- A
15P4
(1)
I / O
0P4
- I / O
17P4
CLK
P4
描述
地址输入。在
CNTRD
和
MKRD
操作时，这些引脚用作
作为内部地址计数器和内部计数器掩模输出
分别注册。
数据总线输入/输出。
时钟输入。最大时钟输入速率为f
最大
。可以将时钟信号
是自由运行或选通的取决于系统的要求。
主复位输入。
MRST
是asycnchronous输入，并影响所有
端口。它必须被置为低电平（ MRST = V
IL
）在初始上电。主
复位后，所有的地址计数器的内在价值为零，而套
反屏蔽寄存器为每个端口为“东窗事发” 。它还重置
输出标志的邮箱和计数器中断（ INT =
CNTINT
= V
IH
），并取消选择所有已注册的控制信号。
CE
0P2
，CE
1P2
CE
0P3
，CE
1P3
CE
0P4
，CE
1P4
芯片使能输入。要激活任何一个端口，这两个信号必须置
它们的活动状态
（ CE
0
= V
IL
，CE
1
= V
IH
） 。如果一个端口被禁用
无论是芯片使能无效（ CE
0
= V
IH
和/或CE
1
= V
IL
).
读/写使能输入。该信号为低电平（ R /
W
= V
IL
）在
为了写入到FourPort存储器阵列，它被置为高电平
（R / W = V
IH
）为了从该阵列中读取。
低字节选择输入（ I / O
0
- I / O
8
） 。主张这一信号为低（ LB = V
IL
)
使读/写操作的下一个字节。对于读操作，这个
信号配合使用
OE
为了驱动该输出数据
数据总线的低字节。
高字节选择输入（ I / O
9
- I / O
17
） 。主张这一信号为低（ LB =
V
IL
）启用读/写操作的高字节。对于读
操作，该信号用于与
OE
为了驱动
在数据总线的高字节的输出数据。
输出使能输入。主张这一信号为低（ OE = V
IL
）使
设备读取操作期间开车上的I / O引脚上的数据。
OE
是一个
台异步输入。
计数器负载输入。主张这一信号为低（ CNTLD = V
IL
）加载
地址上的地址线（A
0
- A
15
(1)
）到内部地址
计数器用于该端口。
计数器增量输入。主张这一信号为低（ CNTINC = V
IL
)
递增的每个上升沿该端口的内部地址计数器
的时钟信号。计数器计数由计数器定义
屏蔽寄存器的端口（默认的模式是在前进一个地址
每一个时钟周期） 。
对付回读输入。当置为低电平（ CNTRD = V
IL
）会导致
端口到输出其内部地址计数器对地址的值
行该端口。计数器回读是独立的芯片使
该端口。如果端口被激活（ CE
0
= V
IL
和CE
1
= V
IH
） ，在
反回读操作，然后将数据总线将输出数据
与FourPort存储器阵列中的该回读地址相关联
（假设字节使能和输出使能也有效）。
真值表III表示要求各国对所有其他计数器控制
在此操作。本funcion的具体操作和定时是
详细的文字说明。
计数器复位输入。断言这个信号低
（ CNTRST
= V
IL
）复位
地址计数器用于该端口到零。
中断标志输出。该信号为低电平（ CNTINT =
V
IL
）时，该端口的内部地址计数器从“环绕”
最大地址[ （计数器将递增计数器掩码定义
注册端口（默认模式是在每个前进一个地址
时钟周期） ，以解决分钟。作为计数器递增的结果（ CNTINT
= V
IL
） 。信号变低为一个时钟周期，然后自动
复位。
5649 TBL 01
MRST
CE
0P1
，CE
1P1
读/写
PI
读/写
P2
读/写
P3
读/写
P4
LB
P1
LB
P2
LB
P3
LB
P4
UB
P1
UB
P2
UB
P3
UB
P4
OE
P1
OE
P2
OE
P3
OE
P4
CNTLD
P1
CNTLD
P2
CNTLD
P3
CNTLD
P4
CNTINC
P1
CNTINC
P2
CNTINC
P3
CNTINC
P4
CNTRD
P1
CNTRD
P2
CNTRD
P3
CNTRD
P4
CNTRST
P1
CNTRST
P2
CNTRST
P3
CNTRST
P4
CNTINT
P1
CNTINT
P2
CNTINT
P3
CNTINT
P4
5
6.42
QQ：2880707522 复制
