IDT5V9351
低电压PLL时钟驱动器
工业温度范围
低电压PLL
时钟驱动器
IDT5V9351
产品特点：
完全集成的PLL
输出频率高达200MHz
2.5V和3.3V兼容
兼容的PowerPC ，英特尔和高性能的RISC
微处理器
输出频率可配置
周期到周期抖动最大值。 22ps RMS
兼容MPC9351
可在TQFP封装
描述：
该IDT5V9351是一个高性能，零延迟，低歪斜，锁相
环（PLL ）时钟驱动器。它有四个银行的可配置输出。该
IDT5V9351使用差分PECL参考输入端和一个外部反馈
输入。这些特点使IDT5V9351被用作零延迟的低
歪斜扇出缓冲器。 REF_SEL允许PECL输入或TCLK之间的选择，
一个CMOS时钟驱动器输入。
如果PLL_EN设置为低， REF_SEL高，它会绕过PLL 。通过这样做
因此，在IDT5V9351将在时钟缓冲模式。适用于任何TCLK时钟会
分降低到四个输出银行。
当PLL_EN被设置为高， PLL被使能。适用于任何TCLK时钟会
被移入相位和频率FBIN 。 PECL时钟由活化
设置REF_SEL低。
功能框图
（拉）
0
REF
（下拉）
t
CLK
REF-
SEL
FBIN
（下拉）
（下拉）
1
1
0
÷2
÷4
÷8
1
0
D
Q
Q
A
PECL_CLK
PECL_CLK
PLL
FB
200 - 400MHz的
0
D
1
PLL_EN
（拉）
Q
Q
B
Q
C
0
0
f
拉美经济体系
f
SELB
f
SELC
f
SELD
（下拉）
1
（下拉）
Q
D
0
（下拉）
Q
D
1
（下拉）
0
D
1
Q
D
3
Q
Q
D
2
D
Q
Q
C
1
Q
D
4
OE
（下拉）
IDT标志是集成设备技术，Inc.的注册商标。
工业温度范围
1
2003年3月
DSC-5972/16
2003集成设备技术有限公司
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
引脚配置
REF_SEL
PLL_EN
TCLK
GND
GND
V
CC
Q
A
Q
B
绝对最大额定值
(1)
符号
V
CC
V
I
V
O
I
IN
24
23
22
21
20
19
18
17
描述
电源电压
输入电压
直流输出电压
输入电流
直流输出电流
储存温度
马克斯。
-0.3到+4.6
-0.3到V
CC
+0.3
-0.3到V
CC
+0.3
±20
±50
-55到+150
单位
V
V
V
mA
mA
°C
32
VCCA
FBIN
f
拉美经济体系
f
SELB
f
SELC
f
SELD
GND
PECL_CLK
1
2
3
4
5
6
7
8
9
31
30
29
28
27
26
25
Q
C0
V
CC
Q
C1
GND
Q
D0
V
CC
Q
D1
GND
I
O
T
英镑
注意：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
10
11
12
13
14
15
16
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
PD
参数
输入电容
功耗
电容
分钟。
典型值。
4
10
马克斯。
单位
pF
pF
V
CC
PECL_CLK
Q
D4
V
CC
GND
Q
D3
Q
D2
OE
—
—
—
—
TQFP
顶视图
一般特定网络阳离子
符号
V
TT
HBM
LU
描述
输出端接电压
ESD（人体模型）
闭锁抗扰度
2000
200
分钟。
典型值。
V
CC
/2
马克斯。
单位
V
V
mA
逻辑图
(1,2)
R
F
V
CC
C
F
10nF
V
CCA
V
CC
33...100nF
注意事项：
1. IDT5V9351需要一个外部的RC滤波器的模拟电源引脚V
CCA
.
2.对于V
CC
= 2.5V ，R
F
= 9-10, C
F
= 22F.
对于V
CC
= 3.3V ，R
F
= 5-15, C
F
= 22F.
2
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
引脚说明
终奌站
名字
PECL -CLK
PECL -CLK
TCLK
FBIN
REF_SEL
f
SEL （ D： A）
OE
Q
A
Q
B
Q
C (1:0)
Q
D (4:0)
V
CCA
V
CC
GND
PLL_EN
30
2
32
3, 4, 5, 6
10
28
26
22, 24
12, 14, 16,
18, 20
1
11, 15, 19,
23, 27
7, 13, 17, 21,
25, 29
31
I
PLL使能输入。设置为高电平时，使能PLL 。当设置为低， PLL将被禁用。
地
负电源
PWR
PWR
对于PLL电源正极
对于I / O和内核电源正极
I
I
I
I
I
O
O
O
O
单端参考时钟信号或测试时钟
反馈信号输入
参考时钟输入
频率控制引脚
输出使能/禁用
银行时钟输出
B银行的时钟输出
C银行时钟输出
银行D时钟输出
号
8, 9
TYPE
I
描述
差分时钟基准，低压正ECL输入
的功能
控制
REF_SEL
PLL_EN
OE
fsela
fselb
fselc
fseld
默认
0
1
0
0
0
0
0
0
选择PECL_CLK作为参考时钟
与PLL禁用测试模式
输出启用
Q
A
= V
CO
÷
2
Q
B
= V
CO
÷
4
Q
C
= V
CO
÷
4
Q
D
= V
CO
÷
4
1
选择TCLK作为参考时钟
启用PLL
输出禁用
Q
A
= V
CO
÷
4
Q
B
= V
CO
÷
8
Q
C
= V
CO
÷
8
Q
D
= V
CO
÷
8
注意：
相对于输入参考频率CLK 1的输出频率的关系。 QC1连接到FBIN 。
3
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
功能表
(1)
输入
f
拉美经济体系
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
f
SELB
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
f
SELC
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
f
SELD
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Q
A
2 * CLK
2 * CLK
4 * CLK
4 * CLK
2 * CLK
2 * CLK
4 * CLK
4 * CLK
CLK
CLK
2 * CLK
2 * CLK
CLK
CLK
2 * CLK
2 * CLK
输出
Q
B
CLK
CLK
2 * CLK
2 * CLK
CLK
÷
2
CLK
÷
2
CLK
CLK
CLK
CLK
2 * CLK
2 * CLK
CLK
÷
2
CLK
÷
2
CLK
CLK
Q
C
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
Q
D
CLK
CLK
÷
2
2 * CLK
CLK
CLK
CLK
÷
2
2 * CLK
CLK
CLK
CLK
÷
2
2 * CLK
CLK
CLK
CLK
÷
2
2 * CLK
CLK
注意：
相对于输入参考频率CLK 1的输出频率的关系。 QC1连接到FBIN 。
DC电气特性
T
A
= -40 ° C至+ 85°C ，V
CC
= 3.3V ± 5%
符号
V
IH
V
IL
V
PP
V
CMR
V
OH
V
OL
Z
OUT
I
IN
I
CC
I
CCPLL
参数
输入高电压
输入低电压
峰 - 峰值输入电压
共模
(1)
输出高电压
(2)
输出低电压
(2)
输出阻抗
输入漏电流
最大静态电源电流
最大PLL电源电流
测试条件
LVCMOS输入
LVCMOS输入
PECL_CLK
PECL_CLK
I
OH
= -24mA
I
OL
= 24毫安
I
OL
= 12毫安
分钟。
2
—
250
1
2.4
—
—
—
—
—
—
典型值。
—
—
—
—
—
—
—
14 - 17
—
—
3
最大
V
CC
+ 0.3
0.8
—
V
CC
- 0.6
—
0.55
0.3
—
±150
1
5
单位
V
V
mV
V
V
V
A
mA
mA
所有V
CC
引脚
V
CCA
只
注意事项：
1. V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
在V范围内的输入摆幅的谎言
PP
（DC）的规范。
2. IDT5V9351输出可以驱动串联或paralell终止50Ω （或50Ω到V
CC
对这一事件EDGE / 2 ）输电线路。
4
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
PLL输入参考特征
V
CC
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C
符号
t
R
, t
F
f
REF
参数
TCLK输入上升/下降水平， 0.8V至2V
参考输入频率
(1)
静态测试模式
参考输入占空比
分钟。
—
100
50
25
0
25
最大
1
200
100
50
300
75
兆赫
单位
ns
÷
2反馈
÷
4反馈
÷
8反馈
f
REF
DC
%
注意：
1.最大和最小输入值是由VCO锁定范围和反馈分频器为TCLK或PECL_CLK输入限制。
AC电气特性
(1)
T
A
= -40 ° C至+ 85°C ，V
CC
= 3.3V ± 5%
符号
t
R
, t
F
V
PP
V
CMR
t
PW
t
SK
(
O
)
f
VCO
f
最大
t
PD
t
PLZ
, t
PHZ
t
PZL
, t
PZH
B
W
t
J
t
JIT
(
每
)
t
JIT
(φ)
t
LOCK
参数
输出上升/下降时间
峰 - 峰值输入电压
共模范围
输出占空比
输出到输出偏斜
PLL VCO锁定范围
最大输出频率
传播延迟（静态相位偏移）
输出禁止时间
输出使能时间
PLL的闭环带宽
周期到周期抖动
÷
4反馈
（单输出频率配置）
周期抖动
÷
4反馈
（单输出频率配置）
I / O的相位抖动
最大PLL锁定时间
(2)
条件
0.55V至2.4V
LVPECL
LVPECL
100-200兆赫
50-100兆赫
25-50兆赫
分钟。
0.1
500
1.2
45
47.5
48.75
—
200
100
50
25
-50
25
—
—
典型值。
—
—
—
50
50
50
—
—
—
—
—
—
—
—
—
9 - 20
3 - 9.5
1.2 - 2.1
10
8
4 - 17
—
最大
1
1000
V
CC
- 0.9
55
52.5
51.75
150
400
200
100
50
150
325
10
10
—
—
—
22
15
—
1
单位
ns
mV
V
%
ps
兆赫
兆赫
ps
ns
ns
兆赫
ps
ps
ps
ms
÷
2 OUTPUT
÷
4输出
÷
8 OUTPUT
TCLK到FBIN
PECL_CLK到FBIN
÷
2反馈
÷
4反馈
÷
8反馈
有效值
有效值
有效值
的-3dB点
PLL转移
特征
—
—
—
—
—
—
—
注意事项：
1.交流特点，适用于50Ω到V并行输出端接
TT
.
2. V
CMR
(
AC
）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围和输入摆幅在于内V
PP
(
AC
)
特定连接的阳离子。
5
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
低电压PLL
时钟驱动器
IDT5V9351
产品特点：
完全集成的PLL
输出频率高达200MHz
2.5V和3.3V兼容
兼容的PowerPC ，英特尔和高性能的RISC
微处理器
输出频率可配置
周期到周期抖动最大值。 22ps RMS
兼容MPC9351
可在TQFP封装
描述：
该IDT5V9351是一个高性能，零延迟，低歪斜，锁相
环（PLL ）时钟驱动器。它有四个银行的可配置输出。该
IDT5V9351使用差分PECL参考输入端和一个外部反馈
输入。这些特点使IDT5V9351被用作零延迟的低
歪斜扇出缓冲器。 REF_SEL允许PECL输入或TCLK之间的选择，
一个CMOS时钟驱动器输入。
如果PLL_EN设置为低， REF_SEL高，它会绕过PLL 。通过这样做
因此，在IDT5V9351将在时钟缓冲模式。适用于任何TCLK时钟会
分降低到四个输出银行。
当PLL_EN被设置为高， PLL被使能。适用于任何TCLK时钟会
被移入相位和频率FBIN 。 PECL时钟由活化
设置REF_SEL低。
功能框图
（拉）
0
REF
（下拉）
t
CLK
REF-
SEL
FBIN
（下拉）
（下拉）
1
1
0
÷2
÷4
÷8
1
0
D
Q
Q
A
PECL_CLK
PECL_CLK
PLL
FB
200 - 400MHz的
0
D
1
PLL_EN
（拉）
Q
Q
B
Q
C
0
0
f
拉美经济体系
f
SELB
f
SELC
f
SELD
（下拉）
1
（下拉）
Q
D
0
（下拉）
Q
D
1
（下拉）
0
D
1
Q
D
3
Q
Q
D
2
D
Q
Q
C
1
Q
D
4
OE
（下拉）
IDT标志是集成设备技术，Inc.的注册商标。
工业温度范围
1
2003年3月
DSC-5972/16
2003集成设备技术有限公司
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
引脚配置
REF_SEL
PLL_EN
TCLK
GND
GND
V
CC
Q
A
Q
B
绝对最大额定值
(1)
符号
V
CC
V
I
V
O
I
IN
24
23
22
21
20
19
18
17
描述
电源电压
输入电压
直流输出电压
输入电流
直流输出电流
储存温度
马克斯。
-0.3到+4.6
-0.3到V
CC
+0.3
-0.3到V
CC
+0.3
±20
±50
-55到+150
单位
V
V
V
mA
mA
°C
32
VCCA
FBIN
f
拉美经济体系
f
SELB
f
SELC
f
SELD
GND
PECL_CLK
1
2
3
4
5
6
7
8
9
31
30
29
28
27
26
25
Q
C0
V
CC
Q
C1
GND
Q
D0
V
CC
Q
D1
GND
I
O
T
英镑
注意：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
10
11
12
13
14
15
16
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
PD
参数
输入电容
功耗
电容
分钟。
典型值。
4
10
马克斯。
单位
pF
pF
V
CC
PECL_CLK
Q
D4
V
CC
GND
Q
D3
Q
D2
OE
—
—
—
—
TQFP
顶视图
一般特定网络阳离子
符号
V
TT
HBM
LU
描述
输出端接电压
ESD（人体模型）
闭锁抗扰度
2000
200
分钟。
典型值。
V
CC
/2
马克斯。
单位
V
V
mA
逻辑图
(1,2)
R
F
V
CC
C
F
10nF
V
CCA
V
CC
33...100nF
注意事项：
1. IDT5V9351需要一个外部的RC滤波器的模拟电源引脚V
CCA
.
2.对于V
CC
= 2.5V ，R
F
= 9-10, C
F
= 22F.
对于V
CC
= 3.3V ，R
F
= 5-15, C
F
= 22F.
2
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
引脚说明
终奌站
名字
PECL -CLK
PECL -CLK
TCLK
FBIN
REF_SEL
f
SEL （ D： A）
OE
Q
A
Q
B
Q
C (1:0)
Q
D (4:0)
V
CCA
V
CC
GND
PLL_EN
30
2
32
3, 4, 5, 6
10
28
26
22, 24
12, 14, 16,
18, 20
1
11, 15, 19,
23, 27
7, 13, 17, 21,
25, 29
31
I
PLL使能输入。设置为高电平时，使能PLL 。当设置为低， PLL将被禁用。
地
负电源
PWR
PWR
对于PLL电源正极
对于I / O和内核电源正极
I
I
I
I
I
O
O
O
O
单端参考时钟信号或测试时钟
反馈信号输入
参考时钟输入
频率控制引脚
输出使能/禁用
银行时钟输出
B银行的时钟输出
C银行时钟输出
银行D时钟输出
号
8, 9
TYPE
I
描述
差分时钟基准，低压正ECL输入
的功能
控制
REF_SEL
PLL_EN
OE
fsela
fselb
fselc
fseld
默认
0
1
0
0
0
0
0
0
选择PECL_CLK作为参考时钟
与PLL禁用测试模式
输出启用
Q
A
= V
CO
÷
2
Q
B
= V
CO
÷
4
Q
C
= V
CO
÷
4
Q
D
= V
CO
÷
4
1
选择TCLK作为参考时钟
启用PLL
输出禁用
Q
A
= V
CO
÷
4
Q
B
= V
CO
÷
8
Q
C
= V
CO
÷
8
Q
D
= V
CO
÷
8
注意：
相对于输入参考频率CLK 1的输出频率的关系。 QC1连接到FBIN 。
3
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
功能表
(1)
输入
f
拉美经济体系
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
f
SELB
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
f
SELC
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
f
SELD
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Q
A
2 * CLK
2 * CLK
4 * CLK
4 * CLK
2 * CLK
2 * CLK
4 * CLK
4 * CLK
CLK
CLK
2 * CLK
2 * CLK
CLK
CLK
2 * CLK
2 * CLK
输出
Q
B
CLK
CLK
2 * CLK
2 * CLK
CLK
÷
2
CLK
÷
2
CLK
CLK
CLK
CLK
2 * CLK
2 * CLK
CLK
÷
2
CLK
÷
2
CLK
CLK
Q
C
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
Q
D
CLK
CLK
÷
2
2 * CLK
CLK
CLK
CLK
÷
2
2 * CLK
CLK
CLK
CLK
÷
2
2 * CLK
CLK
CLK
CLK
÷
2
2 * CLK
CLK
注意：
相对于输入参考频率CLK 1的输出频率的关系。 QC1连接到FBIN 。
DC电气特性
T
A
= -40 ° C至+ 85°C ，V
CC
= 3.3V ± 5%
符号
V
IH
V
IL
V
PP
V
CMR
V
OH
V
OL
Z
OUT
I
IN
I
CC
I
CCPLL
参数
输入高电压
输入低电压
峰 - 峰值输入电压
共模
(1)
输出高电压
(2)
输出低电压
(2)
输出阻抗
输入漏电流
最大静态电源电流
最大PLL电源电流
测试条件
LVCMOS输入
LVCMOS输入
PECL_CLK
PECL_CLK
I
OH
= -24mA
I
OL
= 24毫安
I
OL
= 12毫安
分钟。
2
—
250
1
2.4
—
—
—
—
—
—
典型值。
—
—
—
—
—
—
—
14 - 17
—
—
3
最大
V
CC
+ 0.3
0.8
—
V
CC
- 0.6
—
0.55
0.3
—
±150
1
5
单位
V
V
mV
V
V
V
A
mA
mA
所有V
CC
引脚
V
CCA
只
注意事项：
1. V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
在V范围内的输入摆幅的谎言
PP
（DC）的规范。
2. IDT5V9351输出可以驱动串联或paralell终止50Ω （或50Ω到V
CC
对这一事件EDGE / 2 ）输电线路。
4
IDT5V9351
低电压PLL时钟驱动器
工业温度范围
PLL输入参考特征
V
CC
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C
符号
t
R
, t
F
f
REF
参数
TCLK输入上升/下降水平， 0.8V至2V
参考输入频率
(1)
静态测试模式
参考输入占空比
分钟。
—
100
50
25
0
25
最大
1
200
100
50
300
75
兆赫
单位
ns
÷
2反馈
÷
4反馈
÷
8反馈
f
REF
DC
%
注意：
1.最大和最小输入值是由VCO锁定范围和反馈分频器为TCLK或PECL_CLK输入限制。
AC电气特性
(1)
T
A
= -40 ° C至+ 85°C ，V
CC
= 3.3V ± 5%
符号
t
R
, t
F
V
PP
V
CMR
t
PW
t
SK
(
O
)
f
VCO
f
最大
t
PD
t
PLZ
, t
PHZ
t
PZL
, t
PZH
B
W
t
J
t
JIT
(
每
)
t
JIT
(φ)
t
LOCK
参数
输出上升/下降时间
峰 - 峰值输入电压
共模范围
输出占空比
输出到输出偏斜
PLL VCO锁定范围
最大输出频率
传播延迟（静态相位偏移）
输出禁止时间
输出使能时间
PLL的闭环带宽
周期到周期抖动
÷
4反馈
（单输出频率配置）
周期抖动
÷
4反馈
（单输出频率配置）
I / O的相位抖动
最大PLL锁定时间
(2)
条件
0.55V至2.4V
LVPECL
LVPECL
100-200兆赫
50-100兆赫
25-50兆赫
分钟。
0.1
500
1.2
45
47.5
48.75
—
200
100
50
25
-50
25
—
—
典型值。
—
—
—
50
50
50
—
—
—
—
—
—
—
—
—
9 - 20
3 - 9.5
1.2 - 2.1
10
8
4 - 17
—
最大
1
1000
V
CC
- 0.9
55
52.5
51.75
150
400
200
100
50
150
325
10
10
—
—
—
22
15
—
1
单位
ns
mV
V
%
ps
兆赫
兆赫
ps
ns
ns
兆赫
ps
ps
ps
ms
÷
2 OUTPUT
÷
4输出
÷
8 OUTPUT
TCLK到FBIN
PECL_CLK到FBIN
÷
2反馈
÷
4反馈
÷
8反馈
有效值
有效值
有效值
的-3dB点
PLL转移
特征
—
—
—
—
—
—
—
注意事项：
1.交流特点，适用于50Ω到V并行输出端接
TT
.
2. V
CMR
(
AC
）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围和输入摆幅在于内V
PP
(
AC
)
特定连接的阳离子。
5
QQ：2880707522 复制
