2.5V的LVDS ， 1：4的无毛刺时钟缓冲器
TERABUFFER II
一般
描述
该IDT5T93GL04 2.5V的差分时钟缓冲器是
用户可选的差分输入4路LVDS输出。扇出
从差分输入4路LVDS输出减少，装上
前述驱动器和提供了一个有效的时钟分配
网络。该IDT5T93GL04可以作为从翻译
差分HSTL ， eHSTL ， LVEPECL （ 2.5V ） ， LVPECL （ 3.3V ） ，
CML或LVDS输入到LVDS输出。单端3.3V / 2.5V
LVTTL的输入，也可以用于转化为LVDS输出。该
冗余输入功能允许
a
无毛刺改变，从上
作为主时钟源来辅助时钟源达至450MHz 。
可选择的输入端通过SEL控制。在切换过程中，
输出将禁用低的最多三个时钟周期
先前选择的输入时钟。输出将保持低电平最多
到新选择的时钟的3个时钟周期，在这之后
输出将在新选择的输入开始。一个FSEL引脚
已经实施控制的情况下的切换，其中一个
时钟源不存在或为被驱动以DC电平低于最低
特定连接的阳离子。
该IDT5T9304输出可以异步启用/禁用。
当禁止时，输出将推动由选定的值
GL引脚。多个电源和地降低噪音。
IDT5T93GL04
特点
保证低歪斜： <50ps （最大值）
非常低的占空比失真： <100ps （最大
高速传输延迟： <2.2ns （最大值）
高达450MHz的运行
可选择输入
热插入和过电压容限输入
3.3V / 2.5V LVTTL ， HSTL ， eHSTL ， LVEPECL （ 2.5V ） ， LVPECL
（ 3.3V ） ， CML或LVDS输入接口
可选的差分输入， 4路LVDS输出
掉电模式
在上电时， FSEL应该是低
2.5V V
DD
-40 ° C至85°C的工作环境温度
可在TSSOP封装
应用
时钟分配
引脚分配
GND
PD
FSEL
V
DD
Q1
Q1
Q2
Q2
V
DD
SEL
G
GND
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
A2
A2
GND
V
DD
Q3
Q3
Q4
Q4
V
DD
GL
A1
A1
24引脚TSSOP
4.4毫米X 7.8毫米X 1.0毫米包体
G封装
顶视图
IDT LVDS无毛刺时钟缓冲器TERABUFFER II
1
IDT5T93GL04 REV 。一2007年7月10日
IDT5T93GL04
2.5V LVDS 1 ： 4的无毛刺时钟缓冲器TERABUFFER II
框图
GL
G
产量
控制
Q1
Q1
PD
产量
控制
Q2
Q2
A1
A1
1
产量
控制
Q3
Q3
A2
A2
0
产量
控制
Q4
Q4
SEL
FSEL
IDT LVDS无毛刺时钟缓冲器TERABUFFER II
2
IDT5T93GL04 REV 。一2007年7月10日
IDT5T93GL04
2.5V LVDS 1 ： 4的无毛刺时钟缓冲器TERABUFFER II
表1.引脚说明
名字
A[1:2]
输入
TYPE
描述
可调整的
(1, 4)
时钟输入。一
[1:2]
是差分时钟输入的"true"侧。
互补时钟输入。 A [ 1 ： 2 ]是的互补侧A [ 1 ： 2 ]
.
对于LVTTL单端操作中，A [1： 2]应该被设置为所期望的切换
电压A [ 1 ： 2 ] ：
3.3V LVTTL V
REF
= 1650mV
2.5V LVTTL V
REF
= 1250mV
门控差动通过Q4和Q4输出Q1和Q1 。当G是
低电压时，差分输出是活动的。当G为高电平时，差
输出被异步地驱动到由GL所指定的水平
(2)
.
指定输出禁止水平。如果高， "true"输出禁用高和
"complementary"输出禁用低。如果低， "true"输出禁用低
和"complementary"输出禁用高。
时钟输出。
互补的时钟输出。
参考时钟选择。当低，选择A2和A2 。
当HIGH ，选择A1和A1 。
掉电控制。关闭整个芯片。如果低电平时，器件进入低
功率模式。输入和输出都被禁止。无论"true"和
"complementary"输出将拉至V
DD
。设置为高的正常运行。
(3)
在上升沿， FSEL力选择要由SEL指定的输入。
正常操作设置为低。在上电时， FSEL应该是低电平。
电源为设备的核心和投入。
地面上。
A[1:2]
输入
可调整的
(1, 4)
G
输入
LVTTL
GL
Q[1:2]
Q{1:2}
SEL
输入
产量
产量
输入
LVTTL
LVDS
LVDS
LVTTL
PD
输入
LVTTL
FSEL
V
DD
GND
输入
LVTTL
动力
动力
注意事项：
1.
输入能够翻译如下界面标准：
单端3.3V和2.5V LVTTL电平
差分HSTL和eHSTL水平
差LVEPECL （ 2.5V ）和LVPECL （ 3.3V ）的水平
差分LVDS电平
差分CML电平
2.
因为栅极控制是异步的，欠幅脉冲是可能的。这是用户的责任或者时间门控
信号，以尽量减少欠幅脉冲的可能性还是能容忍他们在往下流电路。
3.
所以建议的输出进入掉电模式之前被禁用。此外，还建议该输出保持
被禁止，直到设备完成电断言PD之后。
4.
用户必须采取预防措施，与任何差分输入接口标准，才能被用来防止不稳定时，有
没有输入信号。
表2.引脚特性
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
参数
输入电容
测试条件
最低
典型
最大
3
单位
pF
注：此参数测量表征，但未经测试。
IDT LVDS无毛刺时钟缓冲器TERABUFFER II
3
IDT5T93GL04 REV 。一2007年7月10日
IDT5T93GL04
2.5V LVDS 1 ： 4的无毛刺时钟缓冲器TERABUFFER II
功能表
表3A 。门控输出表
Codntrol输出
GL
0
0
1
1
G
0
1
0
1
Q[1:4]
切换
低
切换
高
输出
Q[1:4]
切换
高
切换
低
表3B 。输入选择表
选择SEL引脚
0
1
输入
A2/A2
A1/A1
绝对最大额定值
注：如果运行条件超出了那些在上市
绝对最大额定值
可能对器件造成永久性损坏。这些评级
只强调规范。产物在这些条件下或超出任何条件中所列出的功能操作
DC
特征或AC Characterisitcs
是不是暗示。暴露在绝对最大额定值条件下工作会影响
产品的可靠性..
项
电源电压，V
DD
输入电压V
I
输出电压V
O
不超过3.6V
贮藏温度，T
英镑
结温，T
J
等级
-0.5V至+ 3.6V
-0.5V至+ 3.6V
-0.5到V
DD
+0.5V
-65 ℃150 ℃的
150°C
推荐工作范围
符号
T
A
V
DD
描述
工作环境温度
内部电源电压
最低
-40
2.3
典型
+25
2.5
最大
+85
2.7
单位
°C
V
IDT LVDS无毛刺时钟缓冲器TERABUFFER II
4
IDT5T93GL04 REV 。一2007年7月10日
IDT5T93GL04
2.5V LVDS 1 ： 4的无毛刺时钟缓冲器TERABUFFER II
DC电气特性
表4A 。 LVDS电源直流特性
(1)
,
T
A
= -40 ° C至85°C
符号
I
DDQ
I
合计
I
PD
参数
静态V
DD
电源电流
总功率
V
DD
电源电流
总关机
电源电流
测试条件
V
DD
=最大，
所有的输入时钟=低
(2)
;输出启用
V
DD
= 2.7V;
F
参考
时钟= 450MHz的
PD =低
最低
典型
(2)
最大
240
250
5
单位
mA
mA
mA
注1 ：这些功耗特性对于所有有效输入接口，涵盖了最坏的情况。
注2 ：真正的输入保持为低电平，互补输入保持高电平。
表4B 。 LVTTL DC特性
(1)
,
T
A
= -40 ° C至85°C
符号
I
IH
I
IL
V
IK
V
IN
V
IH
V
IL
V
THI
V
REF
参数
输入高电流
输入低电平电流
钳位二极管电压
直流输入电压
DC输入高电压
DC输入低电压
DC输入阈值电压穿越
单端基准电压
(3)
3.3V LVTTL
2.5V LVTTL
V
DD
/2
1.65
1.25
测试条件
V
DD
= 2.7V
V
DD
= 2.7V
V
DD
= 2.3V ，我
IN
= -18mA
-0.3
1.7
0.7
-0.7
最低
典型
(2)
最大
±5
±5
-1.2
3.6
单位
A
A
V
V
V
V
V
V
V
注1 ：见
推荐工作范围
表。
注2：典型值是在V
DD
= 2.5V ， + 25 ° C的环境。
注3：对于A [ 1 ： 2 ]单端工作， A [ 1 ： 2 ]被绑定到一个直流参考电压。
表4C 。差分直流特性
(1)
,
T
A
= -40 ° C至85°C
符号
I
IH
I
IL
V
IK
V
IN
V
DIF
V
CM
参数
输入高电流
输入低电平电流
钳位二极管电压
直流输入电压
直流差分电压
(3)
DC共模输入电压
测试条件
V
DD
= = 2.7V
V
DD
= = 2.7V
V
DD
= 2.3V ，我
IN
= -18mA
-0.3
0.1
0.05
V
DD
-0.7
最低
典型
(2)
最大
±5
±5
-1.2
3.6
单位
A
A
V
V
V
V
注1 ：见
推荐工作范围
表。
注2 ： V
DIF
规定的最小输入差分电压（V
TR
- V
CP
）切换所需要的，其中V
TR
是"true"输入电平，并
V
CP
是"complement"输入电平。直流电压差必须保持，以保证保留现有的高或低
输入。交流电压差必须实现，以保证在切换到新的状态。
注3 ： V
CM
规定的最大容许范围（Ⅴ
TR
+ V
CP
) /2.
注4 ：典型值是在V
DD
= 2.5V ， + 25 ° C的环境。
IDT LVDS无毛刺时钟缓冲器TERABUFFER II
5
IDT5T93GL04 REV 。一2007年7月10日
QQ：2880707522 复制
