IDT5T2010
2.5V零延迟PLL时钟驱动器TERACLOCK
工业温度范围
2.5V零延迟PLL
时钟驱动器TERACLOCK
产品特点：
2.5 V
DD
5双输出
低偏斜： 50ps的同一对， 100ps的所有输出
可选择上升沿或下降沿同步
宽容扩频输入时钟的
同步输出使能
可选择输入
输入频率： 4.17MHz到250MHz的
输出频率： 12.5MHz的250MHz的
1.8V / 2.5V LVTTL ：高达250MHz
HSTL / eHSTL ：高达250MHz
热插入和过电压容限输入
三电平输入，用于选择接口
3电平输入反馈鸿沟选择与乘法比
（1-6 ，8，10 ， 12）的
可选HSTL ， eHSTL ， 1.8V / 2.5V LVTTL或LVEPECL输入
接口
可选的差分或单端输入和10单
端输出
PLL旁路DC测试
外部差分反馈，内部环路滤波器
低抖动： <75ps周期到周期
掉电模式
锁定指示
可提供BGA和VFQFPN封装
IDT5T2010
描述：
该IDT5T2010是2.5V PLL时钟驱动器用于高perfor-
曼斯计算和数据通信应用。该IDT5T2010
在两个五家银行10输出，加上专用的差分反馈。
冗余输入功能允许在一个平稳的变化
辅助时钟源，当主时钟源不存在。
反馈银行允许分频功能的1至12个通
使用DS [ 1：0]的输入。这提供了与频率的用户
乘1 12不使用分割输出反馈。每路输出
银行还允许除以2或4的功能。
该IDT5T2010具有用户可选择的单端或差分
输入10路单端输出。时钟驱动器也可作为从翻译
差分HSTL ， eHSTL ， 1.8V / 2.5V LVTTL ， LVEPECL ，或单端
1.8V / 2.5V LVTTL输入HSTL ， eHSTL ，或1.8V / 2.5V LVTTL输出。
可选择的接口由3级的输入信号可以是硬连线控制
到适当的高中等低的水平。该输出可以是同步
启用/禁用。
此外，当PE被保持高电平时，所有的输出与同步
在参考时钟输入的上升沿。当PE保持低电平时，所有输出
与REF的负边沿同步。
功能框图
1sOE
OMODE
TXS
DIVIDE
SELECT
1
Q
0
1
Q
1
1F
2:1
2sOE
PD
PE
FS
LOCK
PLL_EN
DIVIDE
SELECT
2
Q
0
2
Q
1
FB
FB /
V
REF2
3
/N
3
PLL
0
3F
2:1
0
1
DIVIDE
SELECT
4sOE
4
Q
0
4
Q
1
2F
2:1
DIVIDE
SELECT
3sOE
3
Q
0
3
Q
1
DS
1:0
REF
0
REF
0
/
V
REF0
RXS
1
REF
1
REF
1
/
V
REF1
REF_SEL
4F
2:1
5sOE
DIVIDE
SELECT
5
Q
0
5
Q
1
5F
2:1
DIVIDE
SELECT
Q
FB
Q
FB
FBF
2:1
IDT标志是集成设备技术，Inc.的注册商标。
工业温度范围
1
c
2006
集成设备技术有限公司
2006年3月
DSC 29分之5981
IDT5T2010
2.5V零延迟PLL时钟驱动器TERACLOCK
工业温度范围
绝对最大额定值
(1)
符号
V
I
V
O
V
REF
T
J
T
英镑
描述
电压
(2)
输入电压
输出电压
参考电压
(3)
结温
储存温度
最大
-0.5到+3.6
-0.5到+3.6
-0.5到V
DDQ
+0.5
-0.5到+3.6
150
-65 + 165
单位
V
V
V
V
°C
°C
V
DDQ
, V
DD
电源
电容
(T
A
= + 25 ° C，F = 1MHz时， V
IN
= 0V)
参数
C
IN
C
OUT
描述
输入电容
输出电容
分钟。
2.5
—
典型值。
3
6.3
马克斯。
3.5
7
单位
pF
pF
注意：
1.电容适用于除RXS ， TXS ， nF的所有输入
[2:1]
， FBF
[2:1]
和DS
[1:0]
.
注意事项：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2. V
DDQ
和V
DD
内部独立运作。无电源排序要求
需要被满足。
3.不超过3.6V 。
推荐工作范围
符号
T
A
V
DD
(1)
V
DDQ
(1)
V
T
描述
工作环境温度
内部电源电压
HSTL输出电源电压
扩展HSTL和1.8V LVTTL输出电源电压
2.5V LVTTL输出电源电压
终止电压
分钟。
–40
2.3
1.4
1.65
典型值。
+25
2.5
1.5
1.8
V
DD
V
DDQ
/ 2
马克斯。
+85
2.7
1.6
1.95
单位
°C
V
V
V
V
V
注意：
1.所有的电源应该工作在串联。如果V
DD
或V
DDQ
为最大，则V
DDQ
或V
DD
（分别）应该是最大的，反之亦然。
引脚说明
符号
REF
[1:0]
REF
[1:0]
/
V
REF
[1:0]
I / O
I
I
TYPE
可调整的
(1)
可调整的
(1)
描述
时钟输入。 REF
[1:0]
是差分时钟输入的"true"侧。如果在单端模式下， REF
[1:0]
作为时钟输入。
互补的时钟输入。
REF
[1:0]
/V
REF
[1:0]
是REF的"complementary"侧
[1:0]
如果输入是在差分模式。如果操作
在单端模式下，
REF
[1:0]
/V
REF
[1:0]
悬空。对于差模单端工作，
REF
[1:0]
/V
REF
[1:0]
应设置
到所需的切换电压REF
[1:0]
:
2.5V LVTTL
V
REF
= 1250mV （ SSTL2兼容）
1.8V LVTTL ， eHSTL
V
REF
= 900mV
HSTL
V
REF
= 750mV
LVEPECL
V
REF
= 1082mV
时钟输入。 FB是差分反馈时钟输入的"true"的一面。如果在单端模式下， FB是反馈时钟输入。
互补反馈时钟输入。
FB / V
REF
2
是FB的"complementary"侧，如果输入是在差分模式。如果单操作
端模式，
FB / V
REF
2
悬空。对于差模单端工作，
FB / V
REF
2
应该被设置为所期望的切换电压
为FB ：
2.5V LVTTL
V
REF
= 1250mV （ SSTL2兼容）
1.8V LVTTL ， eHSTL
V
REF
= 900mV
HSTL
V
REF
= 750mV
LVEPECL
V
REF
= 1082mV
FB
FB / V
REF
2
I
I
可调整的
(1)
可调整的
(1)
注意：
1.输入能够翻译下面的接口标准。用户可以进行选择：
单端2.5V LVTTL电平
单端1.8V LVTTL电平
or
差分2.5V / 1.8V LVTTL电平
差分HSTL和eHSTL水平
差LVEPECL水平
4
IDT5T2010
2.5V零延迟PLL时钟驱动器TERACLOCK
工业温度范围
引脚说明，继续
符号
REF_SEL
NSOE
I / O
I
I
TYPE
LVTTL
(1)
LVTTL
(1)
描述
参考时钟选择。当低，选择REF
0
和
REF
0
/V
REF
0.
当HIGH ，选择REF
1
和
REF
1
/V
REF
1.
同步输出使能。当
NSOE
为高电平时， NQ
[1:0]
被同步停止。 OMODE选择输出是否有门
低/高或三态的。当OMODE为高电平，PE决定了输出停止的水平。当PE为LOW / HIGH时，
nQ
[1:0]
停止在高/低状态。当OMODE为低电平时，输出三态。集
NSOE
低电平时正常工作。
反馈时钟输出
互补反馈时钟输出
两个输出五家银行
选择单端2.5V LVTTL （ HIGH ） ， 1.8V LVTTL （ MID ）， REF时钟输入或差分（ LOW ） REF时钟输入
设置输出驱动器和反馈输入为2.5V LVTTL （ HIGH ） ， 1.8V LVTTL （ MID ）或HSTL / eHSTL的驱动力（ LOW ）
兼容。用于一起选择与V
DDQ
设置的界面层。
可选择上升沿或下降沿的控制。当LOW / HIGH的输出与参考的正/负边沿同步
时钟（具有内部上拉） 。
功能选择投入除以2 ，除以- 4 ，零延迟，或反转的每家银行（见控制汇总表）
功能选择投入除以2 ，除以- 4 ，零延迟，或反转的反馈银行（见控制汇总表）
选择基于预期的频率范围内适当的振荡电路。 （见VCO频率范围选择。 ）
反馈输入分频器选择3级输入（参见鸿沟选型表）
PLL使能/禁止控制。正常操作设置为低。当
PLL_EN
为高电平时，PLL被禁用， REF
[1:0]
去所有输出。
断电控制。当
PD
为低电平时，输入被禁止和内部开关被停止。 OMODE选择是否输出
被选通低/高或三态的。当OMODE为高电平，PE决定了输出停止的水平。当PE为低/
高电平时， NQ
[1:0]
和Q FB个停止在这样的高/低状态，而
QFB
停止在LOW / HIGH状态。当OMODE是
低，输出为三态。集
PD
高正常运行。
PLL锁定指示信号。高电平表示锁定。低电平表示PLL没有锁定，并输出可能不同步的
输入。输出将是2.5V的LVTTL 。 （有关应用程序的具体使用锁销的更多信息，请参阅AN237 ）。
OMODE
V
DDQ
V
DD
GND
I
LVTTL
(1)
PWR
PWR
PWR
输出禁用控制。确定输出“禁止状态。配合使用
NSOE
和
PD 。
（见输出使能/禁用和
断电表。 ）
电源为输出缓冲器。当使用2.5V LVTTL ，V
DDQ
应连接到V
DD.
电源为锁相环，锁定输出，输入，以及其它内部电路
地
QFB
QFB
nQ
[1:0]
RXS
TXS
PE
nF
[2:1]
FBF
[2:1]
FS
DS
[1:0]
PLL_EN
PD
O
O
O
I
I
I
I
I
I
I
I
I
可调整的
(2)
可调整的
(2)
可调整的
(2)
3-Level
(3)
3-Level
(3)
LVTTL
(1)
LVTTL
(1)
LVTTL
(1)
LVTTL
(1)
3-Level
(3)
LVTTL
(1)
LVTTL
(1)
LOCK
O
LVTTL
注意事项：
1.引脚列为LVTTL输入将接受所有条件下2.5V的信号。如果输出工作在1.8V或1.5V的LVTTL输入可以接受1.8V LVTTL信号为好。
2.输出是用户可选择的驱动2.5V ， 1.8V LVTTL ， eHSTL ，或HSTL接口电平与适当的V使用时
DDQ
电压。
3.三电平输入是静态的输入，必须连接到V
DD
或GND或悬空。这些输入是不是热插入或过压容限。
输出使能/禁用
NSOE
L
H
H
OMODE
X
L
H
产量
正常工作
三州
门控
(1)
VCO的频率范围选择
FS
(1)
低
高
分钟。
50
100
马克斯。
125
250
单位
兆赫
兆赫
注意：
1.聚乙烯决定了输出停止的水平。当PE为LOW / HIGH时，
nQ
[1:0]
停止在高/低状态。
断电
PD
H
L
L
OMODE
X
L
H
产量
正常工作
三州
门控
(1)
注意：
1.要在FS设置的级别由的标称工作频率确定
VCO。 VCO的频率（F
喃
）总是出现在NQ
[1:0]
当它们的输出
在他们的不可分割的模式操作。出现在REF的频率
[1:0]
和
REF
[1:0]
/V
文献[ 1 ： 0 ]
和FB和
FB / V
REF
2个输入为f
喃
当QFB和
QFB
是不可分割和DS
[1:0]
= MM 。 REF的频率
[1:0]
和
REF
[1:0]
/V
文献[ 1 ： 0 ]
和FB和
FB / V
REF
2个输入为f
喃
/ 2或f
喃
/ 4时，所述部分被配置为
倍频通过使用分割Q FB个和
QFB
并设置DS
[1:0]
= MM.
使用DS
[1:0]
输入允许一个不同的方法，用于倍频（见
除法选择表） 。
注意：
1.聚乙烯决定了输出停止的水平。当PE为LOW / HIGH时，
nQ
[1:0]
和Q FB个停止在这样的高/低状态，而
QFB
被停止在一个
LOW / HIGH状态。
5
QQ：2880707522 复制
