集成
电路
系统公司
ICS9LPR501
引脚说明
针＃
引脚名称
TYPE
描述
3.3V PCI时钟输出或时钟请求控制一种既SRC0或SRC2对
所述电默认是PCI0输出，但该引脚也可以用作时钟请求控制
的SRC对0或SRC对2通过SMBus 。在配置此引脚作为时钟请求引脚时，
PCI输出必须先在2个字节被禁用，位0 SMBus的地址空间。在PCI后输出
被禁用（高阻） ，该引脚可以被设置为作为时钟请求引脚无论是对SRC
2或0对使用CR ＃ _A_EN位位于SMBUS地址空间的字节5 。
字节5 ，第7位
0 = PCI0启用（默认）
1 = CR ＃ _A启用。字节5 ，第6位的控制CR ＃ _A是否控制SRC0或SRC2对
字节5 ，第6位
0 = CR ＃ _A控制SRC0对（默认） ，
1 = CR ＃ _A控制SRC2对
电源引脚的PCI输出， 3.3V标称
3.3V PCI时钟输出/用于任何SRC1或SRC4对时钟要求控制B
所述电默认是PCI1输出，但该引脚也可以用作时钟请求控制
的SRC对1或SRC对4通过SMBus 。在配置此引脚作为时钟请求引脚时，
的PCI输出必须首先在字节2被禁用，第1位的SMBus地址空间。在PCI后输出
被禁用（高阻） ，该引脚可以被设置为作为时钟请求引脚无论是对SRC
1或4对使用CR ＃ _B_EN位位于SMBUS地址空间的字节5 。
字节5 ，第5位
0 = PCI1启用（默认）
1 = CR ＃ _B启用。字节5 ，第6位的控制CR ＃ _B是否控制SRC1或SRC4对
字节5中，第4位
0 = CR ＃ _B控制SRC1对（默认）
1 = CR ＃ _B控制SRC4对
3.3V PCI时钟输出/受信任模式使能（ TME ）锁存输入。该引脚上采样
电如下
0 =超频CPU和SRC的允许
1 =超频CPU和SRC不容许
被抽样的上电后，该引脚变为3.3V PCI输出
3.3V PCI时钟输出。
3.3V PCI时钟输出/ SRC5对或PCI_STOP ＃ / CPU_STOP ＃使表带。在上电时，
该引脚上的逻辑值，确定是否SRC5对启用或CPU_STOP ＃ / PCI_STOP ＃是
启用（销37和38）。锁存值控制引脚37和38引脚功能
如下
0 = PCI_STOP ＃ / CPU_STOP ＃
1 = SRC5 / SRC5 ＃
自由运行PCI时钟输出和ITP / SRC8能带。这个输出是不受到
在PCI_STOP ＃引脚的状态。上电时，该引脚的状态决定是否销38
39顷的ITP或SRC对。
0 = SRC8 / SRC8 ＃
1 = ITP / ITP ＃
地面PCI时钟。
电源为USB时钟，标称3.3V 。
固定的48MHz USB时钟输出。 3.3V / 3.3V宽容输入CPU的频率选择。请参阅
输入电特性为Vil_FS和Vih_FS值。
接地引脚为48MHz的输出。
电源为DOT96输出， VDD96_IO为1.05 3.3V与±5 ％的容差
SRC或DOT96的真实时钟。上电时默认功能是SRC0 。上电后，该引脚
功能可以经由SMBus的字节1 ，位7被改变为DOT96如下：
0 = SRC0
1=DOT96
SRC或DOT96补钟。上电时默认功能是SRC0 ＃ 。通电后，
该引脚功能可以通过SMBus字节1改为DOT96 ＃ ， 7位如下
0 = SRC0 ＃
1=DOT96#
接地引脚DOT96时钟。
电源为SRC / SE1和SE2时钟， 3.3V标称。
1
PCI0/CR#_A
I / O
2
VDDpci
PWR
3
PCI1/CR#_B
I / O
4
PCI2/TME
I / O
5
PCI3
OUT
6
PCI4/SRC5_EN
I / O
7
PCI_F5/ITP_EN
I / O
8
9
10
11
12
13
GNDPCI
VDD48
USB_48MHz/FSLA
GND48
VDD96_IO
DOTT_96/SRCT0
PWR
PWR
I / O
PWR
PWR
OUT
14
DOTC_96/SRCC0
OUT
15
16
GND
VDD
PWR
PWR
1118F—11/06/07
2
QQ：2881677436 复制
