数据表
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
描述
ICS9FG108
是频率定时发生器，可提供8
差分输出对那些符合英特尔CK410
规范。它还提供支持的PCI-Express ，下一个
代I / O和SATA 。部分合成多种输出
频率，无论是从14.31818 MHz晶振或25 MHz的晶振。
该设备还可以通过一个基准电压输入时钟，而不是驱动
晶体。它提供了具有小于50周期到周期抖动输出
ps和小于65 ps输出至输出偏斜。
ICS9FG108
还
提供参考时钟的副本。频率的选择可以是
通过带引脚或SMBus控制来实现的。
ICS9FG108
特点/优势
产生从14.318 MHz的共同频率或
25 MHZ
晶体或参考输入
8 - 0.7V电流模式差分输出对
支持Serial -ATA频率为100 MHz
两种扩频模式： 0至-0.5 downspread
和+/- 0.25 ％ centerspread
未使用的输入可以以任意的从动或Hi -Z被禁用
状态电源管理。
可编程OE极性
M / N编程
关键的特定连接的阳离子
输出周期至周期抖动< 50 PS
输出至输出歪曲< 65 PS
在输出时钟+/- 300 ppm的频率精度
+/- 150 ppm的频率精度@ 100 MHz的输出
48引脚SSOP / TSSOP封装
提供符合RoHS标准包装
Funtional框图
XIN / CLKIN
OSC
X2
OE （ 7 ： 0 ）
EFO ü牛逼
可编程
SPREAD PLL
停止
逻辑
8
DIF （ 7 ： 0 ）
传播
SEL14M_25M#
DIF_STOP ＃
FS（ 2：0 ）
SDATA
SCLK
控制
逻辑
IREF
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG108
版本G
04/06/07
1
ICS9FG108
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚配置
XIN / CLKIN
X2
VDD
GND
REFOUT
**FS2
**OE_7
DIF_7
DIF_7#
VDD
DIF_6
DIF_6#
*OE_6
VDD
GND
*OE_5
DIF_5
DIF_5#
VDD
DIF_4
DIF_4#
**OE_4
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDA
GNDA
IREF
**FS0
**FS1
**OE_0
DIF_0
DIF_0#
VDD
DIF_1
DIF_1#
*OE_1
VDD
GND
*OE_2
DIF_2
DIF_2#
VDD
DIF_3
DIF_3#
**OE_3
*SEL14M_25M#
** SPREAD
DIF_STOP ＃
功能表
频率选择表
SEL14M_25M#
FS2 FS1 FS0输出（兆赫）
(FS3)
0
0
0
0
100.00
0
0
0
1
125.00
0
0
1
0
133.33
0
0
1
1
166.67
0
1
0
0
200.00
0
1
0
1
266.66
0
1
1
0
333.33
0
1
1
1
400.00
1
0
0
0
100.00
1
0
0
1
125.00
1
0
1
0
133.33
1
0
1
1
166.67
1
1
0
0
200.00
1
1
0
1
266.66
1
1
1
0
333.33
1
1
1
1
400.00
*表示内部120K上拉
**表示内部120K上拉下来
48引脚SSOP & TSSOP
电源组
引脚数
VDD
GND
3
4
10,14,19,31,36,40
15,35
不适用
47
48
47
描述
REFOUT ，数字输入， SMBus的
DIF输出
IREF
模拟VDD & GND为核心PLL
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG108
ICS9FG108
版本G 07年4月6日
2
ICS9FG108
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
引脚名称
XIN / CLKIN
X2
VDD
GND
REFOUT
**FS2
**OE_7
DIF_7
DIF_7#
VDD
DIF_6
DIF_6#
*OE_6
VDD
GND
*OE_5
DIF_5
DIF_5#
VDD
DIF_4
DIF_4#
**OE_4
SDATA
SCLK
PIN TYPE
IN
OUT
PWR
PWR
OUT
IN
IN
OUT
OUT
PWR
OUT
OUT
IN
PWR
PWR
IN
OUT
OUT
PWR
OUT
OUT
IN
I / O
IN
描述
晶振输入或参考时钟输入
晶振输出，名义上14.318MHz
供电，标称3.3V
接地引脚。
参考时钟输出
频率选择引脚。
高电平输入使能输出7 。
0 =三态输出， 1 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
高电平输入使能输出6 。
0 =三态输出， 1 =使能输出
供电，标称3.3V
接地引脚。
高电平输入使能输出5 。
0 =三态输出， 1 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
高电平输入使能输出4 。
0 =三态输出， 1 =使能输出
数据引脚SMBus的电路， 5V容限。
SMBus的电路， 5V容限的时钟引脚。
注意：
引脚名称后面'**'有120千欧的下拉电阻
引脚名称后面'*'有120千欧的上拉电阻
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG108
版本G 07年4月6日
3
ICS9FG108
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚说明（续）
针＃
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
注意：
引脚名称
DIF_STOP ＃
** SPREAD
*SEL14M_25M#
**OE_3
DIF_3#
DIF_3
VDD
DIF_2#
DIF_2
*OE_2
GND
VDD
*OE_1
DIF_1#
DIF_1
VDD
DIF_0#
DIF_0
**OE_0
**FS1
**FS0
IREF
GNDA
VDDA
PIN TYPE
IN
IN
IN
IN
OUT
OUT
PWR
OUT
OUT
IN
PWR
PWR
IN
OUT
OUT
PWR
OUT
OUT
IN
I / O
IN
OUT
PWR
PWR
描述
低电平输入停止差分输出时钟。
异步的，积极的高投入，使扩频功能。
选择14.31818 MHz或25 MHz的输入频率。 1 = 14.31818 MHz时， 0 = 25 MHz的
高电平输入使能输出3 。
0 =三态输出， 1 =使能输出
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
供电，标称3.3V
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
高电平输入使能输出2 。
0 =三态输出， 1 =使能输出
接地引脚。
供电，标称3.3V
高电平输入使能输出1 。
0 =三态输出， 1 =使能输出
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
供电，标称3.3V
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
高电平输入使能输出0 。
0 =三态输出， 1 =使能输出
频率选择锁存输入引脚/ 3.3V 66.66MHz时钟输出。
3.3V频率选择锁存输入引脚。
该引脚建立基准电流的差分电流模式输出
对。该引脚需要，以建立一个固定的精密电阻连接到地
适当的电流。 475欧姆的标准值。
接地引脚PLL内核。
3.3V电源为PLL内核。
引脚名称后面'**'有120千欧的下拉电阻
引脚名称后面'*'有120千欧的上拉电阻
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG108
版本G 07年4月6日
4
ICS9FG108
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
为ICS9FG108一般的SMBus串行接口信息
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址直流
(H)
ICS时钟将
应答
控制器（主机）发送起始字节位置= N
ICS时钟将
应答
控制器（主机）发送的数据的字节计数= X
ICS时钟将
应答
控制器（主机）开始发送
字节n通过
字节N + X -1
（见注2 ）
ICS时钟将
应答
每个字节
一次一个地
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发送写地址直流
(H)
ICS时钟将
应答
控制器（主机）发送开始时字节
位置= N
ICS时钟将
应答
控制器（主机）将派遣一个独立的起始位。
控制器（主机）发送的读出地址的DD
(H)
ICS时钟将
应答
ICS时钟将发送数据字节数= X
ICS时钟发送
字节N + X -1
ICS时钟发送
字节0至字节X（如果X
(H)
被写入字节8 ）
.
控制器（主机）需要确认每个字节
Controllor （主机）将发送一个不应答位
控制器（主机）将发送一个停止位
索引块写操作
控制器（主机）
开始位
T
从地址DC
(H)
WR
写
起始字节= N
确认
数据字节数= X
确认
开始的字节n
确认
X字节
ICS （从/接收器）
索引块读操作
控制器（主机）
T
开始位
从地址DC
(H)
WR
写
起始字节= N
确认
RT
重复启动
从地址DD
(H)
RD
读
确认
数据字节数= X
确认
开始的字节n
确认
X字节
ICS （从/接收器）
确认
确认
字节N + X - 1
确认
P
停止位
字节N + X - 1
N
P
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
无应答
停止位
ICS9FG108
版本G 07年4月6日
5
QQ：2880707522 复制
