数据表
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
描述
该9DB801C是DB800 2.0版黄色封面的部分用
PCI Express的支持。它可用于在个人计算机或嵌入式
系统，以提供具有低周期到周期抖动输出
（ 50ps的） ，低输出至输出偏斜（ 100ps的） ，而且PCI Express的
第1代标准。该9DB801C支持1至8输出
配置，以扩展或不扩散差分HCSL
从CK410 （B）的主时钟输入，如954101和
932S401 ，或任何其它差动HCSL对。 9DB801C可以
生成50 HCSL或LVDS输出到200MHz的PLL
模式或0至400MHz的旁路模式。有两个去抖动
通过HIGH_BW ＃输入引脚模式可供选择，
高带宽模式提供去抖动的传播投入和
低带宽模式下提供了额外的去抖动对非传播
输入。该SRC_STOP ＃ ， PD ＃ ，和个体的OE ＃实时
输入引脚上提供完全可编程电源
管理控制。
ICS9DB801C
特点/优势
扩频调制宽容， 0至-0.5 ％下调
传播和+/- 0.25 ％传播中心。
支持PD ＃无驱动差分输出和
SRC_STOP ＃模式下的电源管理。
支持极性反转的输出使能，
SRC_STOP和PD 。
关键的特定连接的阳离子
输出循环周期抖动为50ps <
输出歪斜： 50ps的
50 - 200MHz的操作
扩展的频率范围在旁路模式，以400 MHz的
代PCI Express I规范
实时PLL锁定检测输出引脚
48引脚SSOP / TSSOP封装
提供符合RoHS标准包装
输出特性
8 - 0.7V电流模式差分输出对
支持零延迟缓冲器模式和扇出模式
带宽可用编程
Funtional框图
8
OE_ （ 7：0 ）
SRC_IN
SRC_IN ＃
传播
兼容
PLL
M
U
X
停止
逻辑
8
DIF （ 7 ： 0 ） ）
SRC_Stop ＃
HIGH_BW ＃
BYPASS ＃ / PLL
PD ＃
SDATA
SCLK
控制
逻辑
IREF
LOCK
注：图中所示为OE_INV = 0的极性。
IDT
TM
/ ICS
TM
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
ICS9DB801C
REV C 07年8月16日
1
ICS9DB801C
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
引脚配置
SRC_DIV ＃
VDD
GND
SRC_IN
SRC_IN ＃
OE_0
OE_3
DIF_0
DIF_0#
GND
VDD
DIF_1
DIF_1#
OE_1
OE_2
DIF_2
DIF_2#
GND
VDD
DIF_3
DIF_3#
BYPASS ＃ / PLL
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDA
GNDA
IREF
LOCK
OE_7
OE_4
DIF_7
DIF_7#
OE_INV
VDD
DIF_6
DIF_6#
OE_6
OE_5
DIF_5
DIF_5#
GND
VDD
DIF_4
DIF_4#
HIGH_BW ＃
SRC_Stop ＃
PD ＃
GND
SRC_DIV ＃
VDD
GND
SRC_IN
SRC_IN ＃
OE0#
OE3#
DIF_0
DIF_0#
GND
VDD
DIF_1
DIF_1#
OE1#
OE2#
DIF_2
DIF_2#
GND
VDD
DIF_3
DIF_3#
BYPASS ＃ / PLL
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDA
GNDA
IREF
LOCK
OE7#
OE4#
DIF_7
DIF_7#
OE_INV
VDD
DIF_6
DIF_6#
OE6#
OE5#
DIF_5
DIF_5#
GND
VDD
DIF_4
DIF_4#
HIGH_BW ＃
SRC_STOP
PD
GND
ICS9DB801
（同ICS9DB108 ）
OE_INV = 0
OE_INV = 1
极性反转引脚列表表
OE_INV
引脚
6
7
14
15
26
27
35
36
43
44
0
OE_0
OE_3
OE_1
OE_2
PD ＃
DIF_STOP ＃
OE_5
OE_6
OE_4
OE_7
1
OE0#
OE3#
OE1#
OE2#
PD
DIF_STOP
OE5#
OE6#
OE4#
OE7#
IDT
TM
/ ICS
TM
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
ICS9DB801
ICS9DB801C
REV C 07年8月16日
2
ICS9DB801C
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
引脚说明的OE_INV = 0
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
引脚名称
SRC_DIV ＃
VDD
GND
SRC_IN
SRC_IN ＃
OE_0
OE_3
DIF_0
DIF_0#
GND
VDD
DIF_1
DIF_1#
OE_1
OE_2
DIF_2
DIF_2#
GND
VDD
DIF_3
DIF_3#
BYPASS ＃ / PLL
SCLK
SDATA
PIN TYPE
输入
动力
动力
输入
输入
输入
输入
产量
产量
动力
动力
产量
产量
输入
输入
产量
产量
动力
动力
产量
产量
输入
输入
I / O
描述
低电平输入确定SRC输出频率或SRC SRC / 2 。
0 = SRC / 2 ， 1 = SRC
供电，标称3.3V
接地引脚。
0.7 V差分SRC输入TRUE
0.7 V差分SRC互补输入
高电平输入使能输出。
0 =三态输出， 1 =使能输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
接地引脚。
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
接地引脚。
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
输入选择绕道（扇出）或PLL （ ZDB ）模式
0 =旁路模式， 1 = PLL模式
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
IDT
TM
/ ICS
TM
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
ICS9DB801C
REV C 07年8月16日
3
ICS9DB801C
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
引脚说明的OE_INV = 0
针＃
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
引脚名称
GND
PD ＃
SRC_Stop ＃
HIGH_BW ＃
DIF_4#
DIF_4
VDD
GND
DIF_5#
DIF_5
OE_5
OE_6
DIF_6#
DIF_6
VDD
OE_INV
DIF_7#
DIF_7
OE_4
OE_7
LOCK
PIN TYPE
动力
输入
输入
输入
产量
产量
动力
动力
产量
产量
输入
输入
产量
产量
动力
输入
产量
产量
输入
输入
产量
描述
接地引脚。
异步低电平有效输入引脚，与120Kohm内部上拉
电阻，用于关断器件。内部时钟
被禁用， VCO和晶体停止。
低电平输入停止SRC输出。
3.3V的输入选择PLL带宽度
0 =高， 1 =低
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
供电，标称3.3V
接地引脚。
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
供电，标称3.3V
该锁存输入选择的OE引脚的极性。
0 = OE引脚高电平有效， 1 = OE引脚低电平有效（ OE ＃ ）
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
3.3V输出指示PLL锁定状态。该引脚为高电平
当锁被实现。
该引脚建立基准电流的差分
电流模式输出对。该引脚需要一个固定的精度
电阻器连接到地，以便建立相应的
电流。 475欧姆的标准值。
接地引脚PLL内核。
3.3V电源为PLL内核。
46
47
48
IREF
GNDA
VDDA
输入
动力
动力
IDT
TM
/ ICS
TM
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
ICS9DB801C
REV C 07年8月16日
4
ICS9DB801C
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
引脚说明的OE_INV = 1
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
引脚名称
SRC_DIV ＃
VDD
GND
SRC_IN
SRC_IN ＃
OE0#
OE3#
DIF_0
DIF_0#
GND
VDD
DIF_1
DIF_1#
OE1#
OE2#
DIF_2
DIF_2#
GND
VDD
DIF_3
DIF_3#
BYPASS ＃ / PLL
SCLK
SDATA
PIN TYPE
输入
动力
动力
输入
输入
输入
输入
产量
产量
动力
动力
产量
产量
输入
输入
产量
产量
动力
动力
产量
产量
输入
输入
I / O
描述
低电平输入确定SRC输出频率或SRC
SRC/2.
0 = SRC / 2 ， 1 = SRC
供电，标称3.3V
接地引脚。
0.7 V差分SRC输入TRUE
0.7 V差分SRC互补输入
低电平输入使DIF对0 。
1 =三态输出， 0 =使能输出
低电平输入使DIF对3 。
1 =三态输出， 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
接地引脚。
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
低电平输入使DIF对1 。
1 =三态输出， 0 =使能输出
低电平输入使DIF对2 。
1 =三态输出， 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
接地引脚。
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
输入选择绕道（扇出）或PLL （ ZDB ）模式
0 =旁路模式， 1 = PLL模式
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
IDT
TM
/ ICS
TM
八个输出差分缓冲器用于PCI Express （ 50-200MHz ）
ICS9DB801C
REV C 07年8月16日
5
QQ：2880707522 复制
