集成
电路
系统公司
ICS9DB306
PCI ê
XPRESS
,
J
伊特尔
A
TTENUATOR
特点
六差分LVPECL输出对
1差分时钟输入
CLK和NCLK支持以下输入类型：
LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
最大输出频率： 140MHz的
输出偏斜： 135ps （最大）
周期到周期抖动：为25ps （最大）
RMS相位抖动@ 100MHz的， （为1.5MHz - 22MHz ） ：
3PS （典型值）
工作电压3.3V
0 ° C至70 ° C的环境工作温度
无铅封装，完全符合RoHS标准
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS9DB306是一种高性能1至6
ICS
差分LVPECL到抖动衰减器设计
HiPerClockS
在PCI Express的系统。在某些PCI
明示系统，如那些在桌面发现
主机，从产生在PCI Express 时钟
低带宽，高相位噪声PLL频率
合成器。在这些系统中，零延迟缓冲器可以是
衰减高频随机和确定性要求
来自PLL合成器，并从系统抖动分量
板。该ICS9DB306有2个PLL带宽模式。低
带宽模式下， PLL环路带宽约为500kHz的这
设置将衰减得多的抖动从基准时钟
输入的同时又足够高，通过一个三角形的输入蔓延
光谱曲线。也有一个高带宽模式，该模式
设置PLL带宽为1MHz ，将通过更多的传播
频谱调制。
对于具有x30的参考乘法器代替X25的SERDES
乘法器， 5 6的PCI Express 输出（ PCIEX1 ： 5 ）可
为125MHz的，而不是100MHz的通过配置批设
吃的频率选择引脚（ FS0 ： 1 ） 。输出PCIEX0永远
运行在基准时钟频率（通常为100MHz ）的desk-
顶级PC的PCI Express 应用。
B
LOCK
D
IAGRAM
nOE0
1禁用
0启用
÷5
卜FF器
0
1
P
IN
A
SSIGNMENT
PCIEXT0
nPCIEXC0
V
EE
PCIEXT1
PCIEXC1
PCIEXT2
PCIEXC2
V
CC
nOE0
nOE1
V
CC
PCIEXC3
PCIEXT3
PCIEXC4
PCIEXT4
V
EE
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
PCIEXC0
PCIEXT0
FS0
NCLK
CLK
PLL_BW
V
CCA
V
EE
绕行
FS1
PCIEXT5
PCIEXC5
V
CC
CLK
NCLK
相
探测器
环
滤波器
VCO
0 ÷4
1 ÷5
0
PCIEXT1
nPCIEXC1
PCIEXT2
nPCIEXC2
1
FS0
÷5
内部反馈
0 ÷5
1 ÷4
0
ICS9DB306
PCIEXT3
nPCIEXC3
PCIEXT4
nPCIEXC4
1
28引脚TSSOP封装， 173 - MIL
4.4毫米X 9.7毫米X 0.92毫米
体包
L封装
顶视图
PCIEXT5
nPCIEXC5
ICS9DB306
28引脚， 209- MIL SSOP
5.3毫米X 10.2毫米X 1.75毫米
体包
F封装
顶视图
FS1
绕行
nOE1
1禁用
0启用
9DB306BL
www.icst.com/products/hiperclocks.html
1
REV 。一个2005年4月7日
集成
电路
系统公司
ICS9DB306
PCI ê
XPRESS
,
J
伊特尔
A
TTENUATOR
TYPE
动力
产量
产量
动力
输入
产量
产量
产量
描述
负电源引脚。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
核心供电引脚。
输出使能。当高，迫使真正的输出（ PCIEXTx ）去
下拉低电平，并且INVER泰德输出（ PCIEXCx ）变为高电平。当低，
输出被使能。 LVCMOS / LVTTL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
下拉频率选择引脚。 LVCMOS / LVTTL接口电平。
旁路选择引脚。当高时，PLL处于旁路模式，
下拉
设备可以用作1:6缓冲液中。 LVCMOS / LVTTL接口电平。
模拟电源引脚。要求24
Ω
串联电阻。
上拉
选择PLL带宽投入。 LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉/
INVER婷差分时钟输入。 V
CC
/ 2时默认悬空。
下拉
上拉
频率选择引脚。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 14, 20
2, 3
4, 5
6, 9, 15, 28
7, 8
10, 11
12, 1 3
16, 17
18
19
21
22
23
24
25
26, 27
名字
V
EE
PCIEXT1,
PCIEXC1
PCIEXT2,
PCIEXC2
V
CC
nOE0 ， nOE1
PCIEXC3,
PCIEXT3
PCIEXC4,
PCIEXT4
PCIEXC5,
PCIEXT5
FS1
绕行
V
CCA
PLL_BW
CL
NCLK
FS0
输入
动力
输入
输入
输入
输入
PCIEXT0,
产量
差分输出对。 LVPECL接口电平。
PCIEXC0
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
TO
测试条件
最低
典型
4
51
51
最大
单位
pF
KΩ
KΩ
T
ABLE
3A 。
作者ATIO
O
安输出
F
Characteristic低频
I
NPUT
F
Characteristic低频
F
油膏
T
ABLE
， FS0
输入
FS0
0
1
PCIEX0
1
1
输出
PCIEX1
5/ 4
1
T
ABLE
3B 。
作者ATIO
O
安输出
F
Characteristic低频
I
NPUT
F
Characteristic低频
F
油膏
T
ABLE
， FS1
输入
输出
PCIEX3
1
5/4
PCIEX4
1
5/4
FS1
0
1
TO
PCIEX2
5/4
1
PCIEX5
1
5/4
T
ABLE
3C 。
安输出
E
NABLE
F
油膏
T
ABLE
， nOE0
输入
nOE0
0
1
9DB306BL
T
ABLE
3D 。
安输出
E
NABLE
F
油膏
T
ABLE
， nOE1
输入
nOE1
0
1
输出
PCIEX3 ： 5
启用
残
T
ABLE
3E 。 PLL B
ANDWIDTH
F
油膏
T
ABLE
输入
PLL_BW
0
1
带宽
500kHz
1MHz
T
ABLE
3F 。 PLL M
ODE
F
油膏
T
ABLE
输入
绕行
1
0
PLL模式
残
启用
REV 。一个2005年4月7日
输出
PCIEX0 ： 2
启用
残
www.icst.com/products/hiperclocks.html
2
集成
电路
系统公司
ICS9DB306
PCI ê
XPRESS
,
J
伊特尔
A
TTENUATOR
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
49.8 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
I
CC
I
CCA
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
典型
3. 3
3. 3
最大
3.465
3.465
135
25
单位
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
输入高电流
nOE0 ， nOE1 ， FS1 ，
绕行
FS0 ， PLL_BW
nOE0 ， nOE1 ， FS1 ，
绕行
FS0 ， PLL_BW
V
CC
= V
IN
= 3.465V
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3
0.8
150
5
V
CC
= 3.465V, V
IN
= 0V
-5
-150
单位
mV
mV
A
A
A
A
I
IL
输入低电平电流
T
ABLE
4C 。
。微分
DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
CLK ， NCLK
CLK ， NCLK
测试条件
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
0.15
最低
典型
最大
150
150
1.3
V
CC
- 0.85
单位
A
A
V
V
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
V
EE
+ 0.5
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
CC
+ 0.3V.
9DB306BL
www.icst.com/products/hiperclocks.html
3
REV 。一个2005年4月7日
集成
电路
系统公司
ICS9DB306
PCI ê
XPRESS
,
J
伊特尔
A
TTENUATOR
测试条件
最低
V
CC
- 1.4
V
CC
- 2.0
0.6
典型
最大
V
CC
- 0.9
V
CC
- 1.7
1.0
单位
V
V
V
T
ABLE
4D 。 LVPECL DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
Ω
到V
CC
- 2V.
T
ABLE
5. AC - C
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
最大
参数
输出频率
输出偏斜;注： 1 ， 2
周期到周期抖动，注2
RMS相位抖动（随机） ;
注3
输出上升/下降时间
积分范围：
为1.5MHz - 22MHz
20 ％至80％
55
测试条件
最低
典型
最大
140
135
25
3
20 0
700
52
单位
兆赫
ps
ps
ps
ps
%
t
SK （ O）
t
JIT （ CC ）
t
JIT （ φ ）
t
R
/ t
F
ODC
输出占空比
48
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声曲线下面这一节。
9DB306BL
www.icst.com/products/hiperclocks.html
4
REV 。一个2005年4月7日
集成
电路
系统公司
ICS9DB306
PCI ê
XPRESS
,
J
伊特尔
A
TTENUATOR
T
YPICAL
P
HASE
N
OISE AT
100MH
Z
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
的PCI Express 过滤器
100MHz
RMS相位抖动（随机）
为1.5MHz到22MHz = 3PS （典型值）
0
N
OISE
P
OWER
dBc的
Hz
原始相位噪声数据
相位噪声加入结果
的PCI Express 过滤原始数据
1M
10M
100M
使用低相位说明相位噪声图拍摄
噪声信号发生器，该信号发生器的本底噪声是
比被测设备的更小。
采用这种结构，能够一眼就看到的真实频谱PU-
在PLL中根据该设备RITY或相位噪声性能
O
FFSET
F
Characteristic低频
(H
Z
)
测试。由于PLL的跟踪能力，它将跟踪输入
信号到其环路带宽。因此，如果输入的相位噪声
大于VCO的，它会增加输出相
该装置的噪声性能。它建议
输入的相位噪声性能，从而证实
实现上述的相位噪声性能。
www.icst.com/products/hiperclocks.html
5
9DB306BL
REV 。一个2005年4月7日
QQ：2881677436 复制
