集成
电路
系统公司
ICS9DB106
初步产品预览
6输出的PCI Express *缓冲带CLKREQ ＃功能
推荐应用：
1至6零延迟或扇出缓冲器用于PCI Express
输出特点：
6 - 0.7V电流模式差分输出对（ HSCL ）
SMBus的完整设备控制
关键的特定连接的阳离子：
周期到周期抖动< 40ps的
输出至输出歪曲< 30 PS
特点/优势：
CLKREQ ＃引脚输出1和4 /输出使能
Express卡应用
PLL或旁路模式/ PLL可以去抖动输入时钟
可选的PLL带宽/最小化的抖动峰值
下游PLL的
扩频兼容/曲目蔓延输入
时钟低EMI
SMBus接口/未使用的输出可以被禁用
引脚配置
PLL_BW 1
28 VDDA
CLK_INT 2
27 GNDA
CLK_INC 3
26 IREF
* CLKREQ1 ＃ 4
25 ** CLKREQ4 ＃
PCIEXT0 5
24 PCIEXT5
PCIEXC0 6
23 PCIEXC5
VDD 7
22 VDD
GND 8
21 GND
PCIEXT1 9
20 PCIEXT4
PCIEXC1 10
19 PCIEXC4
PCIEXT2 11
18 PCIEXT3
PCIEXC2 12
17 PCIEXC3
VDD 13
16 VDD
SMBDAT 14
15 SMBCLK
注意：
引脚通过'**' preceeded内部有120K欧姆的下拉电阻
28引脚SSOP & TSSOP
0833A—07/26/04
*其他名称和品牌可能是其他公司的财产。
产品预览
文件包含有关新产品开发的取样或试生产阶段的信息。特征数据和其他规格都可能
更改，恕不另行通知。
ICS9DB106
集成
电路
系统公司
ICS9DB106
初步产品预览
引脚说明
针
#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
引脚名称
PLL_BW
CLK_INT
CLK_INC
**CLKREQ1#
PCIEXT0
PCIEXC0
VDD
GND
PCIEXT1
PCIEXC1
PCIEXT2
PCIEXC2
VDD
SMBDAT
SMBCLK
VDD
PCIEXC3
PCIEXT3
PCIEXC4
PCIEXT4
GND
VDD
PCIEXC5
PCIEXT5
**CLKREQ4#
PIN TYPE
IN
IN
IN
IN
OUT
OUT
PWR
IN
OUT
OUT
OUT
OUT
PWR
I / O
IN
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
IN
描述
3.3V的输入选择PLL带宽度
0 =低， 1 =高
"True"参考时钟输入。
"Complimentary"参考时钟输入。
输出使能的PCI Express输出对' 1 '
0 =启用，1 =三态
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
供电，标称3.3V
接地引脚。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
供电，标称3.3V
SMBUS电路的数据引脚，可承受5V
SMBUS电路的时钟引脚，可承受5V
供电，标称3.3V
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
接地引脚。
供电，标称3.3V
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
输出使能的PCI Express输出对'4'
0 =启用，1 =三态
该引脚建立基准电流的差分电流 -
模式输出对。该引脚需要一个固定的精密电阻绑
到地，以便建立相应的电流。 475欧姆的
标准值。
接地引脚PLL内核。
3.3V电源为PLL内核。
26
27
28
IREF
GNDA
VDDA
OUT
PWR
PWR
注意：
引脚通过'**' preceeded内部有120K欧姆的下拉电阻
0833A—07/26/04
2
集成
电路
系统公司
ICS9DB106
初步产品预览
概述
该
ICS9DB106
零延迟缓冲器支持PCI Express时钟要求。该
ICS9DB106
由差分驱动
SRC输出对来自ICS的CK409 / CK410兼容的主时钟发生器如ICS952601或ICS954101 。它
衰减抖动在输入时钟，并具有可选的PLL带宽最大化在具有或不具有系统性能
扩频时钟。一个SMBus接口允许的PLL带宽和旁路控制选项，同时2个时钟
请求（ OE ＃ ）引脚使
ICS9DB106
适合Express卡应用。
框图
CLKREQ1#
CLKREQ4#
PCIEX1
CLK_INT
传播
兼容
PLL
PCIEX4
LK_INC
PLL_BW
SMBDAT
SMBCLK
控制
逻辑
PCIEX(0,2,3,5)
IREF
电源组
引脚数
VDD
GND
7, 13, 16, 22
8,21
待定
待定
不适用
27
28
27
描述
PCI Express的输出
SMBUS
IREF
模拟VDD & GND为核心PLL
0833A—07/26/04
3
集成
电路
系统公司
ICS9DB106
初步产品预览
电气特性 - PCIEX 0.7V电流模式差分输出
T
A
= 0 - 70℃ ; V
DD
= 3.3V +/- 5 ％ ;
L
=为2pF ，R
S
=33.2η , R
P
=49.9η
Ρ
REF
η 9,
Ρ
参数
电流源输出
阻抗
电压高
电压低
最大电压
分压
过零电压（ABS ）
过零电压（ VAR ）
长精度
平均周期
绝对分钟内
上升时间
下降时间
上升时间变化
秋季时间变化
输入到输出的延迟
占空比
输出至输出扭曲
抖动，周期循环
1
2
符号
Zo
1
VHIGH
VLOW
Vovs
Vuds
Vcross （绝对压力）
D- Vcross
PPM
T
期
T
absmin
t
r
t
f
D-吨
r
D-吨
f
t
pd
t
pdBYP
d
t3
t
sk3
t
jcyc - 环
条件
V
O
= V
x
统计测量
使用单端信号
示波器的数学函数。
在测量单端
使用绝对值信号。
过路的变化对所有
边缘
看到TPERIOD最小 - 最大价值
100.00MHz名义
100.00MHz蔓延
100.00MHz名义/扩散
V
OL
= 0.175V, V
OH
= 0.525V
V
OH
= 0.525V V
OL
= 0.175V
民
3000
660
-150
-300
250
典型值
最大
单位
η
笔记
1
1,3
850
mV
150
1150
550
140
mV
mV
mV
PPM
ns
ns
ns
ps
ps
ps
ps
ps
ns
%
ps
ps
ps
1,3
1,3
1,3
1,3
1,3
1,2
2
2
1,2
1
1
1
1
1
1
1
1
1
1
9.9970
9.9970
9.8720
175
175
0
10.0030
10.0533
700
700
125
125
150
3.7
55
30
40
25
PLL模式。
旁路模式
从差分测量
李沙
V
T
= 50%
PLL模式，
从差分测量
李沙
BYPASS模式作为附加抖动
100
3.2
45
通过设计和特性保证，而不是100 ％生产测试。
所有的长期精度和时钟周期的规格都有保证的前提是输入时钟
符合CK409 / CK410精度要求
I
REF
= V
DD
/(3xR
R
） 。对于R
R
= 475η (1%), I
REF
= 2.32毫安。我
OH
= 6 ×1
REF
和V
OH
= 0.7V @ Z
O
=50η .
3
0833A—07/26/04
5
QQ：2880707522 复制
