添加收藏夹  设为首页  深圳服务热线：13692101218  13751165337
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13692101218
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第12页 > ICS9DB104
集成
电路
系统公司
ICS9DB104
四个输出差分缓冲器，用于PCI- Express的
推荐应用：
DB400英特尔黄色盖部分采用PCI - Express的支持。
输出特点：
4 - 0.7V电流模式差分输出对
支持零延迟缓冲器模式和扇出模式
带宽可用编程
关键的特定连接的阳离子：
输出循环周期抖动： < 50ps的
输出歪斜： < 50ps的
+/-输出时钟300ppm的频率精度
特点/优势：
支持紧ppm的精度的时钟串行ATA
扩频调制宽容， 0至-0.5 ％下调
传播和+/- 0.25 ％传播中心
支持无驱动差分输出对的PD ＃和
SRC_STOP ＃的电源管理。
引脚配置
VDD
SRC_IN
SRC_IN ＃
GND
VDD
DIF_1
DIF_1#
OE_1
DIF_2
DIF_2#
VDD
BYPASS ＃ / PLL
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDDA
GNDA
IREF
GND
VDD
DIF_6
DIF_6#
OE_6
DIF_5
DIF_5#
VDD
HIGH_BW ＃
SRC_Stop ＃
PD ＃
28引脚SSOP & TSSOP
0767C—07/19/04
ICS9DB104
集成
电路
系统公司
ICS9DB104
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
引脚名称
VDD
SRC_IN
SRC_IN ＃
GND
VDD
DIF_1
DIF_1#
OE_1
DIF_2
DIF_2#
VDD
BYPASS ＃ / PLL
SCLK
SDATA
PD ＃
SRC_Stop ＃
HIGH_BW ＃
VDD
DIF_5#
DIF_5
OE_6
DIF_6#
DIF_6
VDD
GND
IREF
GNDA
VDDA
PIN TYPE
PWR
IN
IN
PWR
PWR
OUT
OUT
IN
OUT
OUT
PWR
IN
IN
I / O
IN
IN
IN
PWR
OUT
OUT
IN
OUT
OUT
PWR
PWR
OUT
PWR
PWR
描述
供电，标称3.3V
0.7 V差分SRC输入TRUE
0.7 V差分SRC互补输入
接地引脚。
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
供电，标称3.3V
输入选择绕道（扇出）或PLL （ ZDB ）模式
0 =旁路模式， 1 = PLL模式
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
异步低电平有效输入引脚用于关断器件。该
内部时钟被禁止和VCO和晶体停止。
低电平输入到停止的diff输出。
3.3V的输入选择PLL带宽度
0 =高， 1 =低
供电，标称3.3V
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
供电，标称3.3V
接地引脚。
该引脚建立基准电流的差分电流 -
模式输出对。该引脚需要一个固定的精密电阻连接到
地面，以便建立相应的电流。 475欧姆的
标准值。
接地引脚PLL内核。
3.3V电源为PLL内核。
0767C—07/19/04
2
集成
电路
系统公司
ICS9DB104
概述
ICS9DB104
遵循英特尔DB400差分缓冲器规格。这个缓冲区提供了四个SRC的时钟的PCI-Express ，
下一代I / O设备。
ICS9DB104
从CK409 / CK410主时钟发生器驱动的差动输入对，如
作为ICS952601或ICS954101 。
ICS9DB104
运行速度可高达200MHz运行。它提供满足严格的周期到周期OUPUTS
抖动（ 50ps的），并输出至输出扭曲（ 50ps的）要求。
框图
2
OE1 ， OE6
SRC_IN
SRC_IN ＃
传播
兼容
PLL
停止
逻辑
4
DIF(1,2,5,6)
HIGH_BW ＃
SRC_Stop ＃
PD ＃
BYPASS ＃ / PLL
SDATA
SCLK
控制
逻辑
IREF
电源组
引脚数
VDD
GND
1
4
5,11,18,24
4,25
28
27
28
27
描述
SRC_IN / SRC_IN ＃
DIF输出
IREF
模拟VDD & GND为核心PLL
0767C—07/19/04
3
集成
电路
系统公司
ICS9DB104
绝对最大
符号
VDD_A
VDD_IN
V
IL
V
IH
Ts
TAMBIENT
TCASE
ESD PROT
参数
3.3V内核电源电压
3.3V逻辑电源电压
输入低电压
输入高电压
储存温度
工作环境温度
外壳温度
输入ESD保护
人体模型
民
最大
4.6
4.6
V
DD
+0.5V
150
70
115
单位
V
V
V
V
°
C
°C
°C
V
GND-0.5
-65
0
2000
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 70 ℃;电源电压V
DD
= 3.3 V +/-5%
参数
输入高电压
输入低电压
输入高电流
符号
V
IH
V
IL
I
IH
I
IL1
输入低电平电流
I
IL2
工作电源电流
掉电电流
输入频率
3
引脚电感
1
输入电容
1
条件
民
典型值
3.3 V +/-5%
2
GND - 0.3
3.3 V +/-5%
V
IN
= V
DD
-5
V
IN
= 0 V ;输入没有上拉
-5
电阻器
V
IN
= 0 V ;输入上拉
-200
电阻器
全部活动，C
L
=满负荷;
所有的差异对驱动
所有差分对三态
V
DD
= 3.3 V
80
100/133
166/200
最大
单位备注
V
DD
+ 0.3
V
0.8
V
5
uA
uA
uA
200
40
12
220
7
5
6
mA
mA
mA
兆赫
nH
pF
pF
兆赫
兆赫
1
33
10
300
5
5
ms
千赫
ns
us
ns
ns
3
1
1
1
1
1
1,2
1
1,3
1,3
1
2
I
DD3.3OP
I
DD3.3PD
F
i
L
针
C
IN
C
OUT
逻辑输入
1.5
输出引脚电容
PLL带宽时，
PLL_BW=0
PLL带宽
BW
PLL带宽时，
PLL_BW=1
从V
DD
电和后
1,2
T
刺
输入时钟稳定或DE-
CLK稳定
的PD ＃断言第一钟
三角波调制
30
调制频率
DIF输出使能后
Tdrive_SRC_STOP ＃
SRC_Stop ＃去断言
DIF输出使能后
Tdrive_PD ＃
PD ＃去断言
秋季的PD ＃时间和
TFALL
SRC_Stop ＃
上升的PD ＃时间和
素养
SRC_Stop ＃
1
通过设计和特性保证，而不是100 ％生产测试。
2
见时序图时序要求。
3
从的无效时间，直到输出为>200毫伏
0767C—07/19/04
4
2
4
集成
电路
系统公司
ICS9DB104
电气特性 - DIF 0.7V电流模式差分对
T
A
= 0 - 70℃ ; V
DD
= 3.3V +/- 5 ％ ;
L
=为2pF ，R
S
=33.2, R
P
=49.9,
Ι
REF
= 475
参数
电流源输出
阻抗
电压高
电压低
最大电压
分压
过零电压（ABS ）
过零电压（ VAR ）
长精度
符号
Zo
1
条件
V
O
= V
x
单统计测量
使用示波器端信号
数学函数。
在测量单端
使用绝对值信号。
过路的变化对所有
边缘
看到TPERIOD最小 - 最大价值
200MHz的名义
200MHz的传播
166.66MHz名义
166.66MHz蔓延
133.33MHz名义
133.33MHz蔓延
100.00MHz名义
100.00MHz蔓延
200MHz的名义
166.66MHz名义/扩散
133.33MHz名义/扩散
100.00MHz名义/扩散
V
OL
= 0.175V, V
OH
= 0.525V
V
OH
= 0.525V V
OL
= 0.175V
民
3000
660
-150
-300
250
典型值
最大
单位
笔记
1
1,3
VHIGH
VLOW
Vovs
Vuds
Vcross （绝对压力）
D- Vcross
PPM
850
mV
150
1150
550
140
mV
mV
mV
PPM
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ps
ps
ps
1,3
1
1
1
1
1,2
2
2
2
2
2
2
2
2
1,2
1,2
1,2
1,2
1
1
1
1
1
1
1
1
平均周期
TPERIOD
绝对分钟内
上升时间
下降时间
上升时间变化
秋季时间变化
占空比
T
absmin
t
r
t
f
D-吨
r
D-吨
f
d
t3
4.9985
4.9985
5.9982
5.9982
7.4978
7.4978
9.9970
9.9970
4.8735
5.8732
7.3728
9.8720
175
175
0
5.0015
5.0266
6.0018
6.0320
7.5023
5.4000
10.0030
10.0533
700
700
125
125
从差分测量
45
55
%
李沙
V
T
= 50%
t
sk3
50
ps
SKEW
PLL模式，
50
ps
从差分测量
t
jcyc - 环
抖动，周期循环
李沙
BYPASS模式作为附加抖动
50
ps
1
通过设计和特性保证，而不是100 ％生产测试。
2
所有的长期精度和时钟周期的规格都有保证的前提是输入时钟
符合CK409 / CK410精度要求
3
I
REF
= V
DD
/(3xR
R
） 。对于R
R
= 475 (1%), I
REF
= 2.32毫安。我
OH
= 6 ×1
REF
和V
OH
= 0.7V @ Z
O
=50.
0767C—07/19/04
5
集成
电路
系统公司
ICS9DB104
四个输出差分缓冲器，用于PCI- Express的
推荐应用：
DB400英特尔黄色盖部分采用PCI - Express的支持。
输出特点：
4 - 0.7V电流模式差分输出对
支持零延迟缓冲器模式和扇出模式
带宽可用编程
关键的特定连接的阳离子：
输出循环周期抖动： < 50ps的
输出歪斜： < 50ps的
+/-输出时钟300ppm的频率精度
特点/优势：
支持紧ppm的精度的时钟串行ATA
扩频调制宽容， 0至-0.5 ％下调
传播和+/- 0.25 ％传播中心
支持无驱动差分输出对的PD ＃和
SRC_STOP ＃的电源管理。
引脚配置
VDD
SRC_IN
SRC_IN ＃
GND
VDD
DIF_1
DIF_1#
OE_1
DIF_2
DIF_2#
VDD
BYPASS ＃ / PLL
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDDA
GNDA
IREF
GND
VDD
DIF_6
DIF_6#
OE_6
DIF_5
DIF_5#
VDD
HIGH_BW ＃
SRC_Stop ＃
PD ＃
28引脚SSOP & TSSOP
0767C—07/19/04
ICS9DB104
集成
电路
系统公司
ICS9DB104
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
引脚名称
VDD
SRC_IN
SRC_IN ＃
GND
VDD
DIF_1
DIF_1#
OE_1
DIF_2
DIF_2#
VDD
BYPASS ＃ / PLL
SCLK
SDATA
PD ＃
SRC_Stop ＃
HIGH_BW ＃
VDD
DIF_5#
DIF_5
OE_6
DIF_6#
DIF_6
VDD
GND
IREF
GNDA
VDDA
PIN TYPE
PWR
IN
IN
PWR
PWR
OUT
OUT
IN
OUT
OUT
PWR
IN
IN
I / O
IN
IN
IN
PWR
OUT
OUT
IN
OUT
OUT
PWR
PWR
OUT
PWR
PWR
描述
供电，标称3.3V
0.7 V差分SRC输入TRUE
0.7 V差分SRC互补输入
接地引脚。
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
供电，标称3.3V
输入选择绕道（扇出）或PLL （ ZDB ）模式
0 =旁路模式， 1 = PLL模式
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
异步低电平有效输入引脚用于关断器件。该
内部时钟被禁止和VCO和晶体停止。
低电平输入到停止的diff输出。
3.3V的输入选择PLL带宽度
0 =高， 1 =低
供电，标称3.3V
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
高电平输入使能输出。
0 =三态输出， 1 =使能输出
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
供电，标称3.3V
接地引脚。
该引脚建立基准电流的差分电流 -
模式输出对。该引脚需要一个固定的精密电阻连接到
地面，以便建立相应的电流。 475欧姆的
标准值。
接地引脚PLL内核。
3.3V电源为PLL内核。
0767C—07/19/04
2
集成
电路
系统公司
ICS9DB104
概述
ICS9DB104
遵循英特尔DB400差分缓冲器规格。这个缓冲区提供了四个SRC的时钟的PCI-Express ，
下一代I / O设备。
ICS9DB104
从CK409 / CK410主时钟发生器驱动的差动输入对，如
作为ICS952601或ICS954101 。
ICS9DB104
运行速度可高达200MHz运行。它提供满足严格的周期到周期OUPUTS
抖动（ 50ps的），并输出至输出扭曲（ 50ps的）要求。
框图
2
OE1 ， OE6
SRC_IN
SRC_IN ＃
传播
兼容
PLL
停止
逻辑
4
DIF(1,2,5,6)
HIGH_BW ＃
SRC_Stop ＃
PD ＃
BYPASS ＃ / PLL
SDATA
SCLK
控制
逻辑
IREF
电源组
引脚数
VDD
GND
1
4
5,11,18,24
4,25
28
27
28
27
描述
SRC_IN / SRC_IN ＃
DIF输出
IREF
模拟VDD & GND为核心PLL
0767C—07/19/04
3
集成
电路
系统公司
ICS9DB104
绝对最大
符号
VDD_A
VDD_IN
V
IL
V
IH
Ts
TAMBIENT
TCASE
ESD PROT
参数
3.3V内核电源电压
3.3V逻辑电源电压
输入低电压
输入高电压
储存温度
工作环境温度
外壳温度
输入ESD保护
人体模型
民
最大
4.6
4.6
V
DD
+0.5V
150
70
115
单位
V
V
V
V
°
C
°C
°C
V
GND-0.5
-65
0
2000
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 70 ℃;电源电压V
DD
= 3.3 V +/-5%
参数
输入高电压
输入低电压
输入高电流
符号
V
IH
V
IL
I
IH
I
IL1
输入低电平电流
I
IL2
工作电源电流
掉电电流
输入频率
3
引脚电感
1
输入电容
1
条件
民
典型值
3.3 V +/-5%
2
GND - 0.3
3.3 V +/-5%
V
IN
= V
DD
-5
V
IN
= 0 V ;输入没有上拉
-5
电阻器
V
IN
= 0 V ;输入上拉
-200
电阻器
全部活动，C
L
=满负荷;
所有的差异对驱动
所有差分对三态
V
DD
= 3.3 V
80
100/133
166/200
最大
单位备注
V
DD
+ 0.3
V
0.8
V
5
uA
uA
uA
200
40
12
220
7
5
6
mA
mA
mA
兆赫
nH
pF
pF
兆赫
兆赫
1
33
10
300
5
5
ms
千赫
ns
us
ns
ns
3
1
1
1
1
1
1,2
1
1,3
1,3
1
2
I
DD3.3OP
I
DD3.3PD
F
i
L
针
C
IN
C
OUT
逻辑输入
1.5
输出引脚电容
PLL带宽时，
PLL_BW=0
PLL带宽
BW
PLL带宽时，
PLL_BW=1
从V
DD
电和后
1,2
T
刺
输入时钟稳定或DE-
CLK稳定
的PD ＃断言第一钟
三角波调制
30
调制频率
DIF输出使能后
Tdrive_SRC_STOP ＃
SRC_Stop ＃去断言
DIF输出使能后
Tdrive_PD ＃
PD ＃去断言
秋季的PD ＃时间和
TFALL
SRC_Stop ＃
上升的PD ＃时间和
素养
SRC_Stop ＃
1
通过设计和特性保证，而不是100 ％生产测试。
2
见时序图时序要求。
3
从的无效时间，直到输出为>200毫伏
0767C—07/19/04
4
2
4
集成
电路
系统公司
ICS9DB104
电气特性 - DIF 0.7V电流模式差分对
T
A
= 0 - 70℃ ; V
DD
= 3.3V +/- 5 ％ ;
L
=为2pF ，R
S
=33.2, R
P
=49.9,
Ι
REF
= 475
参数
电流源输出
阻抗
电压高
电压低
最大电压
分压
过零电压（ABS ）
过零电压（ VAR ）
长精度
符号
Zo
1
条件
V
O
= V
x
单统计测量
使用示波器端信号
数学函数。
在测量单端
使用绝对值信号。
过路的变化对所有
边缘
看到TPERIOD最小 - 最大价值
200MHz的名义
200MHz的传播
166.66MHz名义
166.66MHz蔓延
133.33MHz名义
133.33MHz蔓延
100.00MHz名义
100.00MHz蔓延
200MHz的名义
166.66MHz名义/扩散
133.33MHz名义/扩散
100.00MHz名义/扩散
V
OL
= 0.175V, V
OH
= 0.525V
V
OH
= 0.525V V
OL
= 0.175V
民
3000
660
-150
-300
250
典型值
最大
单位
笔记
1
1,3
VHIGH
VLOW
Vovs
Vuds
Vcross （绝对压力）
D- Vcross
PPM
850
mV
150
1150
550
140
mV
mV
mV
PPM
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ps
ps
ps
1,3
1
1
1
1
1,2
2
2
2
2
2
2
2
2
1,2
1,2
1,2
1,2
1
1
1
1
1
1
1
1
平均周期
TPERIOD
绝对分钟内
上升时间
下降时间
上升时间变化
秋季时间变化
占空比
T
absmin
t
r
t
f
D-吨
r
D-吨
f
d
t3
4.9985
4.9985
5.9982
5.9982
7.4978
7.4978
9.9970
9.9970
4.8735
5.8732
7.3728
9.8720
175
175
0
5.0015
5.0266
6.0018
6.0320
7.5023
5.4000
10.0030
10.0533
700
700
125
125
从差分测量
45
55
%
李沙
V
T
= 50%
t
sk3
50
ps
SKEW
PLL模式，
50
ps
从差分测量
t
jcyc - 环
抖动，周期循环
李沙
BYPASS模式作为附加抖动
50
ps
1
通过设计和特性保证，而不是100 ％生产测试。
2
所有的长期精度和时钟周期的规格都有保证的前提是输入时钟
符合CK409 / CK410精度要求
3
I
REF
= V
DD
/(3xR
R
） 。对于R
R
= 475 (1%), I
REF
= 2.32毫安。我
OH
= 6 ×1
REF
和V
OH
= 0.7V @ Z
O
=50.
0767C—07/19/04
5
查看更多ICS9DB104PDF信息
推荐型号
IS42S16800D-7TI
IDT54FCT2827DTQB
I18DA10NT
IDT71421SA20JI
ISP1763AETTM
ITM1602ASTL
ITM-1602ASTL
IS201X63
IN74ACT125D
IDT74FCT2543ATPYB
IC42S32202L-6TIG
IRKH71-04S90
ICS4002AI01L
IRGPC50U
INA322EA250
IRHM7Z60
IRFU18N15DPBF
IDT78C16A90TD
IL66B-1
IDT74ALVCH16901PA
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    ICS9DB104
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
北京人上科技有限公司
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：海淀区增光路27号院增光佳苑2号楼1单元1102室
ICS9DB104
√ 欧美㊣品
▲10/11+
9378
贴◆插
【dz37.com】实时报价有图&PDF
查询更多ICS9DB104供应信息
深圳市碧威特网络技术有限公司
 复制成功！