集成
电路
系统公司
ICS95V857C
2.5V的宽范围频率时钟驱动器（为45MHz - 233MHz的）
推荐应用：
DDR内存模块/零延迟板扇出
提供完整的DDR DIMM登记解决方案
与ICSSSTVF16857 ， ICSSSTVF16859或
ICSSSTV32852
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
1至10差分时钟分配（ SSTL_2 ）
反馈引脚输入到输出的同步
PD ＃电源管理
扩频容错输入
当输入信号中去除自动PD
技术参数：
符合PC3200 A +级规格的DDR -I 400
支持
覆盖所有DDRI速度等级
开关特性：
周期 - 周期抖动： <50ps
输出 - 输出偏斜： <40ps
周期抖动： ± 30PS
引脚配置
GND
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
GND
CLKC2
CLKT2
VDD
VDD
CLK_INT
CLK_INC
VDD
AVDD
AGND
GND
CLKC3
CLKT3
VDD
CLKT4
CLKC4
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
GND
CLKC5
CLKT5
VDD
CLKT6
CLKC6
GND
GND
CLKC7
CLKT7
VDD
PD ＃
FB_INT
FB_INC
VDD
FB_OUTC
FB_OUTT
GND
CLKC8
CLKT8
VDD
CLKT9
CLKC9
GND
48引脚TSSOP / TVSOP
6.10毫米机身，0.50毫米间距= TSSOP
4.40毫米主体0.40 mm间距= TVSOP
框图
FB_OUTT
FB_OUTC
CLKT0
CLKC0
的功能
输入
AVDD PD ＃
GND
GND
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
H
H
L
L
H
H
X
CLK_INT
L
H
L
H
L
H
<20MHz)
(1)
输出
PLL状态
CLK_INC CLKT CLKC FB_OUTT FB_OUTC
H
L
H
L
H
L
L
H
Z
Z
L
H
Z
H
L
Z
Z
H
L
Z
L
H
Z
Z
L
H
Z
H
L
Z
Z
H
L
Z
旁路/关
旁路/关
关闭
关闭
on
on
关闭
ICS95V857C
CLKT1
CLKC1
控制
PD ＃
逻辑
CLKT2
CLKC2
CLKT3
CLKC3
CLKT4
CLKC4
FB_INT
FB_INC
CLK_INC
CLK_INT
CLKT5
CLKC5
PLL
CLKT6
CLKC6
CLKT7
CLKC7
CLKT8
CLKC8
CLKT9
CLKC9
1190A—12/16/05
ICS95V857C
引脚说明
引脚名称
VDD
GND
AVDD
AGND
CLKT （9 ：0）
CLKC （9 ：0）
CLK_INC
CLK_INT
FB_OUTC
TYPE
PWR
PWR
PWR
PWR
OUT
OUT
IN
IN
OUT
电源， 2.5V
地
模拟电源， 2.5V
A N A L 克克 ü N D
"Tr ue"时钟的差分对输出
"Complementar y"时钟的差分对输出
"Complementar y"参考时钟输入
"True"参考时钟输入
"Complementar y"反馈输出，专门用于外部反馈。它
开关在相同的频率在CLK 。此输出必须连接
，以FB_INC
"True" "反馈输出，专门用于外部反馈。它切换
在相同的频率在CLK 。此输出必须连接到
FB_INT
"True"反馈输入，提供反馈信号到内部锁相环
与CLK_INT消除相位误差同步
"Complementar y"反馈输入信号提供给内部PLL
与CLK_INC同步，以消除相位误差
断电。 LVCMOS输入
描述
FB_OUTT
FB_INT
FB_INC
PD ＃
OUT
IN
IN
IN
此PLL时钟缓冲器是专为V
DD
2.5V的，一个AV
DD
的2.5V和差分数据输入和输出电平。
该
ICS95V857C
是分配的差分时钟输入对（ CLK_INC ， CLK_INT ）十一个零延迟缓冲器
差分对时钟输出（ CLKT [0 ： 9 ] ， CLKC [ 0 ： 9 ] ）和一个差分对反馈时钟输出（ Fb_out分别，
FB_OUTC ） 。时钟输出由输入时钟（ CLK_INC ， CLK_INT ） ，反馈时钟进行控制（ FB_INT ，
FB_INC ） ， 2.5 -V LVCMOS输入（ PD ＃ ）和模拟电源输入（ AV
DD
） 。当输入端（ PD ＃ ）为低，而电源
应用中，接收器被禁止时，PLL被关断和差分时钟输出为三态。当AV
DD
接地， PLL被关闭，旁路用于测试目的。
当输入频率小于所述锁相环， appproximately为20MHz的工作频率，该装置将输入
低功率模式。在差分输入端的输入的频率检测电路，独立于输入缓冲器，
将检测到的低频条件并执行相同的低功耗的特点为当（PD ＃ ）输入为低。当
输入频率增加至大于约20MHz时，PLL将被重新打开时，输入和
输出将被启用和PLL将得到的反馈时钟对（ FB_INT ， FB_INC ）与输入之间的相位锁定
时钟对（ CLK_INC ， CLK_INT ） 。
该PLL的
ICS95V857C
时钟驱动器使用的输入时钟（ CLK_INC ， CLK_INT ）和反馈时钟（ FB_INT ，
FB_INC ）提供高性能，低偏移，低抖动，输出差分时钟（ CLKT [0 ： 9 ] ， CLKC [ 0 ： 9 ] ） 。该
ICS95V857C
也能够跟踪扩频时钟（SSC） ，从而降低EMI 。
该
ICS95V857C
的特点是操作从0℃至85 ℃，并且将满足JEDEC标准82-1和82-1A类
A +注册DDR时钟驱动器。
1190A—12/16/05
3
ICS95V857C
绝对最大额定值
电源电压（ VDD & AVDD ） 。 。 。 。 。 。 。 。 。 。 。
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
工作环境温度。 。 。 。 。 。 。 。 。 。
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
-0.5V至4.6V
GND -0.5 V到V
DD
+ 0.5 V
0 ° C至+ 85°C
-65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件
长时间可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 85°C ;电源电压
VDD
, V
DD
= 2.5V ± 0.2V
参数
输入高电流
输入低电平电流
工作电源
当前
输出高电流
输出低电流
高阻抗
输出电流
输入钳位电压
高电平的输出
电压
符号
I
IH
I
IL
I
DD2.5
I
DDPD
I
OH
I
OL
I
OZ
V
IK
条件
V
I
= V
DD
或GND
V
I
= V
DD
或GND
C
L
= 0pf @ 200MHz的
C
L
= 0pF
V
DD
= 2.3V, V
OUT
= 1V
V
DD
= 2.3V, V
OUT
= 1.2V
V
DD
= 2.7V时，VOUT = V
DD
或GND
V
DDQ
= 2.3V Iin的= -18mA
V
DD
=最小值到最大值，
I
OH
= -1毫安
V
DDQ
= 2.3V,
I
OH
= -12毫安
V
DD
=最小值到最大值
I
OL
= 1毫安
V
DDQ
= 2.3V
I
OH
= 12毫安
V
I
= GND或V
DD
V
OUT
= GND或V
DD
V
DDQ
- 0.1
1.7
0.1
0.6
3
3
民
5
典型值
最大
5
170
100
单位
A
A
mA
A
mA
mA
±10
-1.2
mA
V
V
V
V
V
pF
pF
148
-18
26
-32
35
V
OH
低电平输出电压
V
OL
输入电容
1
输出电容
1
1
C
IN
C
OUT
通过设计，在220MHz的保证，而不是100 ％生产测试。
1190A—12/16/05
4
ICS95V857C
推荐运行条件
（见注1）
T
A
= 0 - 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
参数
电源电压
低电平输入电压
高电平输入电压
直流输入信号电压
（注2 ）
差分输入信号
电压（注3）
输出差分交叉
电压（注4 ）
输入差分交叉
电压（注4 ）
高电平输出
当前
低电平输出电流
工作自由空气
温度
符号
V
DD
, A
VDD
V
IL
V
IH
V
IN
V
ID
V
OX
V
IX
I
OH
I
OL
T
A
0
DC - CLKT ， FB_INT
AC - CLKT ， FB_INT
条件
CLKT ， CLKC ， FB_INC
PD ＃
CLKT ， CLKC ， FB_INC
PD ＃
民
2.3
-0.3
V
DD
/2 + 0.18
1.7
-0.3
0.36
0.7
V
DD
/2 - 0.15
V
DD
/2 - 0.2
V
DD
/2
典型值
2.5
0.4
2.1
V
DD
+ 0.6
V
DD
+ 0.3
V
DD
+ 0.6
V
DD
+ 0.6
V
DD
/2 + 0.15
V
DD
/2 + 0.2
-6.4
5.5
85
最大
2.7
V
DD
/2 - 0.18
0.7
单位
V
V
V
V
V
V
V
V
V
V
mA
mA
°C
注意事项：
1.未使用的输入必须保持高电平或低电平，以防止它们飘浮。
2.直流输入信号电压用于差分输入的允许直流执行。
3.差分输入信号电压指定的差分电压[VTR - VCP ]
所需的开关，其中VT是真正的输入电平，并VCP是
互补的输入电平。
4.差分交叉点电压，预计跟踪V的变化
DD
并且是
电压，在该差分信号必须穿越。
1190A—12/16/05
5
QQ：2881677436 复制
