集成
电路
系统公司
ICS95V842I
DDR锁相环时钟驱动器（为60MHz - 220MHz的）
推荐应用：
1 ： 2 DDRI时钟驱动器
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
反馈引脚输入到输出的同步
扩频宽容投入
在旁路模式多路复用器
工作频率60 220兆赫
开关特性：
周期 - 周期抖动： <75ps
输出 - 输出偏斜： <60ps
周期抖动： ± 75ps
半周期抖动： ± 75ps
引脚配置
VDD2.5
DDRT0
DDRC0
GND
CLK_INT
CLK_INC
AVDD
AGND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
GND
DDRC1
DDRT1
VDD2.5
FB_INC
FB_INT
FB_OUTT
FB_OUTC
16引脚SSOP
的功能
输入
GND
GND
2.5V
（ NOM ）
2.5V
（ NOM ）
L
H
L
H
H
L
H
L
L
H
L
H
H
L
H
L
输出
L
H
L
H
H
L
H
L
AVDD CLK_INT CLK_INC CLKT CLKC FB_OUTT FB_OUTC
PLL状态
旁路/关
旁路/关
On
On
框图
FB_INT
FB_INC
CLK_INC
CLK_INT
PLL
FB_OUTT
FB_OUTC
差异显示（1： 0）
DDRC （1： 0）
AVDD
1234A—06/13/06
ICS95V842
ICS95V842I
绝对最大额定值
电源电压（ VDD & AVDD ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至3.6V
输入钳位电流：I
IK
（六< 0或VI > VDD ） 。 。 。 。 。 。 +/- 50毫安
输出钳位电流：I
OK
（ VO < 0或VO > VDD ） 。 。 +/- 50毫安
连续输出电流：I
O
（ VO = 0 VDD ） 。 。 。 。 +/- 50毫安
封装的热阻抗， THETA JA ： DGG包+ 89 ° C / Ω
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 ？ 65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件
长时间可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
TA = -40 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
符号
民
典型值
参数
条件
I
IH
V
I
= V
DD
或GND
输入高电流
5
I
IL
V
I
= V
DD
或GND
输入低电平电流
工作电源
当前
输出高电流
输出低电流
高阻抗
输出电流
输入钳位电压
I
DD2.5
I
DDPD
I
OH
I
OL
I
OZ
V
IK
V
OH
最大
5
160
100
-18
26
±10
-1.2
V
DD
- 0.1
1.7
0.1
0.6
3
3
V
pF
pF
单位
A
A
mA
A
mA
mA
A
V
V
V
C
L
= 0pF ，R
L
=
∞
C
L
= 0pF ，R
L
=
∞
V
DD
= 2.3V, V
OUT
= 1V
V
DD
= 2.3V, V
OUT
= 1.2V
V
DD
= 2.7V时，VOUT = V
DD
或GND
IIN = -18mA
V
DD
=最小值到最大值，
I
OH
= -1毫安
V
DD
= 2.3V,
I
OH
= -12毫安
V
DD
=最小值到最大值
I
OL
= 1毫安
V
DD
= 2.3V
I
OH
= 12毫安
VI = V
DD
或GND
VI = V
DD
或GND
高电平输出电压
低电平输出电压
V
OL
1
C
IN
输入电容
1
C
OUT
输出电容
1
通过设计和特性保证，而不是100 ％生产测试。
1234A—06/13/06
3
ICS95V842I
DC电气特性
TA = -40 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
参数
符号
条件
民
典型值
2.3
2.5
电源电压
V
DDQ
, A
VDD
CLK_INT ， CLK_INC ， FB_INC ，
0.4
低电平输入电压
V
IL
FB_INT
CLK_INT ， CLK_INC ， FB_INC ，
2.1
V
DD
/2 + 0.18
高电平输入电压
V
IH
FB_INT
直流输入信号电压
-0.3
V
IN
（注1,2 ）
CLK_INT ， CLK_INC ， FB_INC ，
差分输入信号
0.36
V
ID
FB_INT
电压（注3）
CLK_INT ， CLK_INC ， FB_INC ，
差分输出电压
V
OD
0.7
（注3）
FB_INT
输出差分交叉
V
OX
V
DD
/2 - 0.15
电压（注4 ）
输入差分交叉
V
IX
V
DD
/2 - 0.2 V
DD
/2
电压（注4 ）
工作自由空气
T
A
-40
温度
最大
2.7
V
DD
/2 - 0.18
单位
V
V
V
V
DD
+ 0.3
V
DD
+ 0.6
V
DD
+ 0.6
V
DD
/2 + 0.15
V
DD
/2 + 0.2
85
V
V
V
V
V
°C
注意事项：
1未使用的输入必须保持高电平或低电平，以防止它们飘浮。
2直流输入信号电压用于差分输入的允许直流偏移。
3差分输入信号电压指定的差分电压[VTR - VCP ]需要切换，
其中， VTR是真正的输入电平，并VCP是互补的输入电平。
4微分交叉点电压预计追踪VDD的变化，并且是电压在哪个
差分信号必须穿越。
时序要求
T
A
= -40 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
条件
参数
符号
民
最大单位
最大时钟频率
3
应用频率
范围
3
输入时钟的占空比
CLK稳定
频率
op
频率
APP
d
TIN
T
刺
33
60
40
233
220
60
100
兆赫
兆赫
%
s
1234A—06/13/06
4
ICS95V842I
开关特性
T
A
= -40 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
参数
最大时钟频率
3
应用频率
范围
3
输入时钟的占空比
输入时钟转换率
CLK稳定
低到高的电平
传播延迟时间
高到低的水平传播
延迟时间
输出使能时间
输出禁止时间
周期抖动
半周期抖动
输出时钟转换率
循环周期抖动
静态相位偏移
输出到输出偏斜
符号
频率
op
频率
APP
d
TIN
t
SL （I）的
T
刺
t
PLH1
t
PHL1
t
en
t
DIS
t
JIT （元）
t
JIT （ HPER ）
t
SL （ O）
t
CYC
-t
CYC
t
（ SPO ）
t
SKEW
CLK_IN到任何输出
CLK_IN到任何输出
PD ＃到任何输出
PD ＃到任何输出
-75
-75
1
-75
-50
40
5
5
75
75
2.5
75
50
60
条件
民
40
60
40
1
典型值
最大
333
220
60
2
100
5.5
5.5
单位
兆赫
兆赫
%
V / ns的
s
ns
ns
ns
ns
ps
ps
V / ns的
ps
ps
ps
在应用
频带
注意事项：
1.指在PLL旁路模式同相输出转换。
2.当脉冲偏移是在频率几乎恒定，占空比误差
增加在更高的频率。这是由于下式：占空比= TWH / TC ，
分别在循环（TC）随着频率上升。
3.开关特性都保证了应用程序的频率范围。该
PLL锁定在最大时钟频率范围，但该设备不母鹿
一定是满足其他时序参数。
4.不包括抖动。
1234A—06/13/06
5
QQ：2880707522 复制
