集成
电路
系统公司
ICS954101
可编程定时控制中心台式机P4 系统
推荐应用：
CK410时钟，英特尔黄色封面的一部分
输出特点：
2 - 0.7V电流模式差分的CPU对
6 - 0.7V电流模式差分SRC对用于SATA和
PCI -E
1 - 0.7V电流模式差分CPU / SRC可选择
对
6 - PCI （ 33MHz的）
3 - PCICLK_F ， （ 33MHz的）自由运行
1 - USB ， 48MHz的
1 - DOT ，的96MHz ， 0.7V电流差分对
1 - REF ， 14.318MHz
关键的特定连接的阳离子：
CPU输出循环周期抖动< 85ps
SRC输出循环周期抖动<125ps
PCI输出循环周期抖动为500ps <
+/-对CPU & SRC时钟300ppm的频率精度
的功能
FS_C
1
0
0
0
0
1
1
1
1
FS_B
2
FS_A
2
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
中央处理器
SRC
兆赫
兆赫
266.66
100.00
133.33
100.00
200.00
100.00
166.66
100.00
333.33
100.00
100.00
100.00
400.00
100.00
版权所有
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
REF
兆赫
14.318
14.318
14.318
14.318
14.318
14.318
14.318
14.318
U
SB
兆赫
48.00
48.00
48.00
48.00
48.00
48.00
48.00
48.00
DOT
兆赫
96.00
96.00
96.00
96.00
96.00
96.00
96.00
96.00
特点/优势：
支持紧ppm的精度的时钟串行ATA和
PCI- Express的
支持扩频调制， 0至-0.5 ％
流传下来
支持CPU CLKS高达400MHz
使用外部14.318MHz晶振，外部晶振的负载
盖所需的频率调谐
支持无驱动差分CPU ， SRC一对PD ＃
电源管理。
引脚配置
VDDpci
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
ITP_EN/PCICLK_F0
PCICLK_F1
PCICLK_F2
VDD48
USB_48MHz
GND
DOTT_96MHz
DOTC_96MHz
FS_B / TEST_MODE
VTT_PWRGD ＃ / PD
FS_A_410
SRCCLKT1
SRCCLKC1
VDDSRC
SRCCLKT2
SRCCLKC2
SRCCLKT3
SRCCLKC3
SRCCLKT4_SATA
SRCCLKC4_SATA
VDDSRC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCICLK2
PCICLK1
PCICLK0
FS_C / TEST_SEL
REFOUT
GND
X1
X2
VDDref
SDATA
SCLK
GND
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
IREF
GNDA
VDDA
CPUCLKT2_ITP/SRCCLKT_7
CPUCLKC2_ITP/SRCCLKC_7
VDDSRC
SRCCLKT6
SRCCLKC6
SRCCLKT5
SRCCLKC5
GND
1. FS_C是一个三电平输入。请参阅V
IL_FS
和V
IH_FS
规格
在输入/电源/通用输出参数表正确的价值观。
另请参阅测试澄清表。
2. FS_B和FS_A是低门槛的投入。请参阅V
IL_FS
和V
IH_FS
规范中的输入/电源/通用输出参数表正确的价值观。
56引脚SSOP & TSSOP
0815D—06/21/04
ICS954101
集成
电路
系统公司
ICS954101
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
VDDpci
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
ITP_EN/PCICLK_F0
PCICLK_F1
PCICLK_F2
VDD48
USB_48MHz
GND
DOTT_96MHz
DOTC_96MHz
FS_B / TEST_MODE
PIN TYPE
PWR
PWR
OUT
OUT
OUT
PWR
PWR
I / O
OUT
OUT
PWR
OUT
PWR
OUT
OUT
IN
描述
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚。
电源为PCI时钟，标称3.3V
自由运行PCI时钟不受PCI_STOP ＃ 。
ITP_EN ：锁存输入引脚选择功能
1 = CPU_ITP对
0 = SRC对
自由运行PCI时钟不受PCI_STOP ＃ 。
自由运行PCI时钟不受PCI_STOP ＃ 。
电源引脚为48MHz的output.3.3V
48.00MHz USB时钟
接地引脚。
差分对的96.00MHz点时钟的真实时钟。
差分对的96.00MHz点时钟的补充时钟。
宽容3.3V输入CPU的频率选择。是指输入电
特性Vil_FS和Vih_FS值。 TEST_MODE是一个实时
输入而在测试模式下的Hi- Z和REF / N分频模式之间进行选择。
请参考测试澄清表。
VTT_PWRGD ＃是低电平有效输入用于确定被锁存时输入
已准备好进行采样。 PD是一个异步活性高的输入管脚
用于使器件进入低功耗状态。内部时钟，锁相环
和晶体振荡器被停止。
3.3V宽容门槛低输入CPU的频率选择。该引脚
需要CK410 FSA 。参阅输入电气特性Vil_FS
和Vih_FS阈值。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
供应SRC时钟，标称3.3V
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差分SRC / SATA对真实时钟。
差分SRC / SATA双补钟。
供应SRC时钟，标称3.3V
17
VTT_PWRGD ＃ / PD
IN
18
19
20
21
22
23
24
25
26
27
28
FS_A_410
SRCCLKT1
SRCCLKC1
VDDSRC
SRCCLKT2
SRCCLKC2
SRCCLKT3
SRCCLKC3
SRCCLKT4_SATA
SRCCLKC4_SATA
VDDSRC
IN
OUT
OUT
PWR
OUT
OUT
OUT
OUT
OUT
OUT
PWR
0815D—06/21/04
2
集成
电路
系统公司
ICS954101
引脚说明（续）
针＃
29
30
31
32
33
34
35
引脚名称
GND
SRCCLKC5
SRCCLKT5
SRCCLKC6
SRCCLKT6
VDDSRC
CPUCLKC2_ITP/SRCCLKC_7
TYPE
PWR
OUT
OUT
OUT
OUT
PWR
OUT
描述
接地引脚。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
供应SRC时钟，标称3.3V
的CPU_ITP / SRC差分对CPU_ITP / SRC免费时钟
输出。这些都是当前模式的输出。外部电阻器是必需的
电压偏差。通过ITP_EN输入选定。
CPU_ITP / SRC差分对CPU_ITP / SRC输出的真实时钟。这些
是电流模式输出。外部电阻器所需的偏压。
通过ITP_EN输入选定。
3.3V电源为PLL内核。
接地引脚PLL内核。
该引脚建立基准电流的差分电流模式
输出对。该引脚需要一个固定的精密电阻连接到地
命令建立相应的电流。 475欧姆的标准值。
的差分对CPU输出的免费时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出的免费时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
接地引脚。
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
参考文献， XTAL电源，标称3.3V
晶振输出，名义上14.318MHz
晶振输入，名义上14.318MHz 。
接地引脚。
参考时钟输出
宽容3.3V输入CPU的频率选择。低电压阈值
输入，请参阅输入电气特性Vil_FS和Vih_FS值。
TEST_Sel ： 3级的锁存输入，使测试模式。
请参考测试表澄清
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
36
37
38
39
CPUCLKT2_ITP/SRCCLKT_7
VDDA
GNDA
IREF
OUT
PWR
PWR
OUT
40
41
42
43
44
45
46
47
48
49
50
51
52
CPUCLKC1
CPUCLKT1
VDDcpu
CPUCLKC0
CPUCLKT0
GND
SCLK
SDATA
VDDref
X2
X1
GND
REFOUT
OUT
OUT
PWR
OUT
OUT
PWR
IN
I / O
PWR
OUT
IN
PWR
OUT
53
FS_C / TEST_SEL
IN
54
55
56
PCICLK0
PCICLK1
PCICLK2
OUT
OUT
OUT
0815D—06/21/04
3
集成
电路
系统公司
ICS954101
概述
ICS954101
遵循英特尔CK410黄色封面规范。这个时钟合成器提供了下一个单芯片解决方案
代英特尔P4处理器和英特尔芯片组。
ICS954101
驱动用14.318MHz晶体。它产生CPU输出高达
至400MHz 。它还提供了一个严密ppm的精度输出，串行ATA和PCI-Express的支持。
框图
为48MHz ， USB
PLL2
频率
分频器
96MHz_DOTT_0
96MHz_DOTC_0
X1
X2
XTAL
REFOUT
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
SCLK
SDATA
VTT_PWRGD ＃ / PD
FS_A
FS_B
FS_C
ITP_EN
TEST_MODE
TEST_SEL
可编程
传播
PLL1
控制
逻辑
可编程
频率
分频器
停止
逻辑
SRCCLKT （ 7：0 ）
SRCCLKC （ 7：0 ）
PCICLK （ 5:0）
PCICLKF （2 ：0）
I REF
电源组
引脚数
VDD
GND
48
51
1,7
2,6
21,28,34
29
37
38
11
13
42
45
描述
XTAL ，参考
PCICLK输出
SRCCLK输出
主时钟， CPU模拟
DOT ， USB ， PLL_48
CPUCLK时钟
0815D—06/21/04
4
集成
电路
系统公司
ICS954101
可编程定时控制中心台式机P4 系统
推荐应用：
CK410时钟，英特尔黄色封面的一部分
输出特点：
2 - 0.7V电流模式差分的CPU对
6 - 0.7V电流模式差分SRC对用于SATA和
PCI -E
1 - 0.7V电流模式差分CPU / SRC可选择
对
6 - PCI （ 33MHz的）
3 - PCICLK_F ， （ 33MHz的）自由运行
1 - USB ， 48MHz的
1 - DOT ，的96MHz ， 0.7V电流差分对
1 - REF ， 14.318MHz
关键的特定连接的阳离子：
CPU输出循环周期抖动< 85ps
SRC输出循环周期抖动<125ps
PCI输出循环周期抖动为500ps <
+/-对CPU & SRC时钟300ppm的频率精度
的功能
FS_C
1
0
0
0
0
1
1
1
1
FS_B
2
FS_A
2
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
中央处理器
SRC
兆赫
兆赫
266.66
100.00
133.33
100.00
200.00
100.00
166.66
100.00
333.33
100.00
100.00
100.00
400.00
100.00
版权所有
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
REF
兆赫
14.318
14.318
14.318
14.318
14.318
14.318
14.318
14.318
U
SB
兆赫
48.00
48.00
48.00
48.00
48.00
48.00
48.00
48.00
DOT
兆赫
96.00
96.00
96.00
96.00
96.00
96.00
96.00
96.00
特点/优势：
支持紧ppm的精度的时钟串行ATA和
PCI- Express的
支持扩频调制， 0至-0.5 ％
流传下来
支持CPU CLKS高达400MHz
使用外部14.318MHz晶振，外部晶振的负载
盖所需的频率调谐
支持无驱动差分CPU ， SRC一对PD ＃
电源管理。
引脚配置
VDDpci
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
ITP_EN/PCICLK_F0
PCICLK_F1
PCICLK_F2
VDD48
USB_48MHz
GND
DOTT_96MHz
DOTC_96MHz
FS_B / TEST_MODE
VTT_PWRGD ＃ / PD
FS_A_410
SRCCLKT1
SRCCLKC1
VDDSRC
SRCCLKT2
SRCCLKC2
SRCCLKT3
SRCCLKC3
SRCCLKT4_SATA
SRCCLKC4_SATA
VDDSRC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCICLK2
PCICLK1
PCICLK0
FS_C / TEST_SEL
REFOUT
GND
X1
X2
VDDref
SDATA
SCLK
GND
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
IREF
GNDA
VDDA
CPUCLKT2_ITP/SRCCLKT_7
CPUCLKC2_ITP/SRCCLKC_7
VDDSRC
SRCCLKT6
SRCCLKC6
SRCCLKT5
SRCCLKC5
GND
1. FS_C是一个三电平输入。请参阅V
IL_FS
和V
IH_FS
规格
在输入/电源/通用输出参数表正确的价值观。
另请参阅测试澄清表。
2. FS_B和FS_A是低门槛的投入。请参阅V
IL_FS
和V
IH_FS
规范中的输入/电源/通用输出参数表正确的价值观。
56引脚SSOP & TSSOP
0815D—06/21/04
ICS954101
集成
电路
系统公司
ICS954101
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
VDDpci
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
ITP_EN/PCICLK_F0
PCICLK_F1
PCICLK_F2
VDD48
USB_48MHz
GND
DOTT_96MHz
DOTC_96MHz
FS_B / TEST_MODE
PIN TYPE
PWR
PWR
OUT
OUT
OUT
PWR
PWR
I / O
OUT
OUT
PWR
OUT
PWR
OUT
OUT
IN
描述
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚。
电源为PCI时钟，标称3.3V
自由运行PCI时钟不受PCI_STOP ＃ 。
ITP_EN ：锁存输入引脚选择功能
1 = CPU_ITP对
0 = SRC对
自由运行PCI时钟不受PCI_STOP ＃ 。
自由运行PCI时钟不受PCI_STOP ＃ 。
电源引脚为48MHz的output.3.3V
48.00MHz USB时钟
接地引脚。
差分对的96.00MHz点时钟的真实时钟。
差分对的96.00MHz点时钟的补充时钟。
宽容3.3V输入CPU的频率选择。是指输入电
特性Vil_FS和Vih_FS值。 TEST_MODE是一个实时
输入而在测试模式下的Hi- Z和REF / N分频模式之间进行选择。
请参考测试澄清表。
VTT_PWRGD ＃是低电平有效输入用于确定被锁存时输入
已准备好进行采样。 PD是一个异步活性高的输入管脚
用于使器件进入低功耗状态。内部时钟，锁相环
和晶体振荡器被停止。
3.3V宽容门槛低输入CPU的频率选择。该引脚
需要CK410 FSA 。参阅输入电气特性Vil_FS
和Vih_FS阈值。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
供应SRC时钟，标称3.3V
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差分SRC / SATA对真实时钟。
差分SRC / SATA双补钟。
供应SRC时钟，标称3.3V
17
VTT_PWRGD ＃ / PD
IN
18
19
20
21
22
23
24
25
26
27
28
FS_A_410
SRCCLKT1
SRCCLKC1
VDDSRC
SRCCLKT2
SRCCLKC2
SRCCLKT3
SRCCLKC3
SRCCLKT4_SATA
SRCCLKC4_SATA
VDDSRC
IN
OUT
OUT
PWR
OUT
OUT
OUT
OUT
OUT
OUT
PWR
0815D—06/21/04
2
集成
电路
系统公司
ICS954101
引脚说明（续）
针＃
29
30
31
32
33
34
35
引脚名称
GND
SRCCLKC5
SRCCLKT5
SRCCLKC6
SRCCLKT6
VDDSRC
CPUCLKC2_ITP/SRCCLKC_7
TYPE
PWR
OUT
OUT
OUT
OUT
PWR
OUT
描述
接地引脚。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
供应SRC时钟，标称3.3V
的CPU_ITP / SRC差分对CPU_ITP / SRC免费时钟
输出。这些都是当前模式的输出。外部电阻器是必需的
电压偏差。通过ITP_EN输入选定。
CPU_ITP / SRC差分对CPU_ITP / SRC输出的真实时钟。这些
是电流模式输出。外部电阻器所需的偏压。
通过ITP_EN输入选定。
3.3V电源为PLL内核。
接地引脚PLL内核。
该引脚建立基准电流的差分电流模式
输出对。该引脚需要一个固定的精密电阻连接到地
命令建立相应的电流。 475欧姆的标准值。
的差分对CPU输出的免费时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出的免费时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
接地引脚。
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
参考文献， XTAL电源，标称3.3V
晶振输出，名义上14.318MHz
晶振输入，名义上14.318MHz 。
接地引脚。
参考时钟输出
宽容3.3V输入CPU的频率选择。低电压阈值
输入，请参阅输入电气特性Vil_FS和Vih_FS值。
TEST_Sel ： 3级的锁存输入，使测试模式。
请参考测试表澄清
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
36
37
38
39
CPUCLKT2_ITP/SRCCLKT_7
VDDA
GNDA
IREF
OUT
PWR
PWR
OUT
40
41
42
43
44
45
46
47
48
49
50
51
52
CPUCLKC1
CPUCLKT1
VDDcpu
CPUCLKC0
CPUCLKT0
GND
SCLK
SDATA
VDDref
X2
X1
GND
REFOUT
OUT
OUT
PWR
OUT
OUT
PWR
IN
I / O
PWR
OUT
IN
PWR
OUT
53
FS_C / TEST_SEL
IN
54
55
56
PCICLK0
PCICLK1
PCICLK2
OUT
OUT
OUT
0815D—06/21/04
3
集成
电路
系统公司
ICS954101
概述
ICS954101
遵循英特尔CK410黄色封面规范。这个时钟合成器提供了下一个单芯片解决方案
代英特尔P4处理器和英特尔芯片组。
ICS954101
驱动用14.318MHz晶体。它产生CPU输出高达
至400MHz 。它还提供了一个严密ppm的精度输出，串行ATA和PCI-Express的支持。
框图
为48MHz ， USB
PLL2
频率
分频器
96MHz_DOTT_0
96MHz_DOTC_0
X1
X2
XTAL
REFOUT
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
SCLK
SDATA
VTT_PWRGD ＃ / PD
FS_A
FS_B
FS_C
ITP_EN
TEST_MODE
TEST_SEL
可编程
传播
PLL1
控制
逻辑
可编程
频率
分频器
停止
逻辑
SRCCLKT （ 7：0 ）
SRCCLKC （ 7：0 ）
PCICLK （ 5:0）
PCICLKF （2 ：0）
I REF
电源组
引脚数
VDD
GND
48
51
1,7
2,6
21,28,34
29
37
38
11
13
42
45
描述
XTAL ，参考
PCICLK输出
SRCCLK输出
主时钟， CPU模拟
DOT ， USB ， PLL_48
CPUCLK时钟
0815D—06/21/04
4
QQ：2881677436 复制
