集成
电路
系统公司
ICS952801
超前信息
可编程定时控制中心为K8 处理器
推荐应用：
SiS755 / 760芯片组的风格为AMD K8处理器
输出特点：
2 - 的差动推挽K8CPU输出双
8 - PCICLK @ 3.3V
2 - AGPCLK @ 3.3V
3 - REF @ 3.3V
2 - ZCLK @ 3.3V
1 - 24_48MHz @ 3.3V
1 - 为48MHz @ 3.3V
关键的特定连接的阳离子：
CPU输出抖动<250ps
AGP输出抖动<250ps
ZCLK输出抖动<250ps
PCI输出抖动<500ps
的功能
Bit4
FS4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Bit3
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Bit2
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
Bit1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Bit0
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
兆赫
200.00
200.00
200.00
200.00
233.33
233.33
233.33
233.33
266.67
266.67
266.67
266.67
293.34
293.34
293.34
293.34
133.33
133.33
133.33
133.33
166.67
166.67
166.67
166.67
202.00
202.00
202.00
202.00
220.00
220.00
220.00
220.00
ZCLK
兆赫
66.67
100.00
133.33
166.67
66.67
93.33
133.33
175.00
66.67
106.67
133.33
160.00
73.34
117.34
146.66
176.00
66.67
100.00
133.33
166.67
66.67
100.00
133.33
166.67
67.34
101.00
134.66
168.34
73.34
110.00
146.66
183.34
AGP
兆赫
66.67
66.67
66.67
66.67
66.67
66.67
66.67
70.00
66.67
66.67
66.67
66.67
73.33
73.33
73.33
73.33
66.67
66.67
66.67
66.67
66.67
66.67
66.67
66.67
67.33
67.33
67.33
67.33
73.33
73.33
73.33
73.33
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
35.00
33.33
33.33
33.33
33.33
36.66
36.66
36.66
36.66
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.66
33.66
33.66
33.66
36.66
36.66
36.66
36.66
特点/优势：
QuadRomTM频率选择。
可选的同步/异步AGP / PCI / ZCLK
频率
线性可编程CPU的输出频率。
线性可编程AGP / PCI频率输出。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统，如果系统
故障。
可编程看门狗安全的频率。
支持的I2C索引读/写和块读/写
操作。
使用外部14.318MHz referience输入。
引脚配置
VDDREF 1
** FS0 / REF0 2
** FS1 / REF1 3
** FS2 / REF2 4
GNDREF 5
X1 6
X2 7
GNDZ 8
ZCLK0 9
VDDZ 11
* PCI_STOP ＃ 12
** FS3 / PCICLK_F0 13
** FS4 / PCICLK_F1 14
VDDPCI 15
GNDPCI 16
PCICLK0 17
PCICLK1 18
PCICLK2 19
PCICLK3 20
PCICLK4 21
PCICLK5 22
GNDPCI 23
VDDPCI 24
ZCLK1 10
48 CPU_STOP ＃ *
47 GNDCPU
46 CPUCLK8T1
45 CPUCLK8C1
44 VDDCPU
43 VDDCPU
42 CPUCLK8T0
41 CPUCLK8C0
40 GNDCPU
ICS952801
39 AGND
38 AVDD
37 PD ＃ *
36 GNDAGP
35 AGPCLK0
34 AGPCLK1
33 VDDAGP
32 SCLK
31 AVDD48
30 48MHz的
29 24_48MHz / SEL24_48MHz *
28 GND48
27 SDATA
26 PCICLK7
25 PCICLK6
48-SSOP
*内部上拉电阻
**内部下拉电阻
0719—01/22/03
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
集成
电路
系统公司
ICS952801
超前信息
概述
该
ICS952801
是使用SIS七百六十○分之七百五十五风格的桌面芯片组设计，双芯片的时钟解决方案。当用零所用
延迟缓冲器，如ICS9179-16为PC133或ICS93735为DDR应用它提供了所有必要的时钟
对于这样一个系统的信号。
该
ICS952801
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。 ICS是
率先推出全产品线，提供全面的可编程性和灵活性在一个时钟设备。采用
使用可编程的串行I的
2
C接口，该装置可以通过配置频率设置调节输出时钟，所述
输出分频比，选择理想的传播率，输出偏斜，输出强度，以及启用/禁用每
独立的输出时钟。 TCH还采用了ICS的看门狗定时器技术和复位功能，以提供一个安全的环境
在不稳定的系统条件。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
框图
PLL2
频率
分频器
48MHz
24_48MHz
X1
X2
XTAL
REF（ 2：0 ）
CPUCLK8T （1： 0）
CPUCLK8C （1： 0）
可编程
传播
PLL1
控制
逻辑
可编程
频率
分频器
AGPCLK （1： 0）
停止
逻辑
PCICLK （ 5:0）
PCICLKF （1： 0）
ZCLK （1： 0）
PD ＃
CPU_STOP ＃
PCI_STOP ＃
FS（ 4：0 ）
SEL24_48MHZ
电源组
引脚数
VDD
1
31
38
GND
5
28
36
描述
REF输出，水晶
24 / 48MHz的，固定模拟，数字修复
CPU PLL ， CPU模拟， MCLK
0719—01/22/03
2
集成
电路
系统公司
ICS952801
超前信息
引脚说明
针
#
1
2
3
4
5
6
7
8
9
10
11
VDDref
**FS0/REF0
**FS1/REF1
**FS2/REF2
GNDREF
X1
X2
GNDZ
ZCLK0
ZCLK1
VDDZ
针
名字
针
TYPE
描述
PWR参考， XTAL电源，标称3.3V
I / O
I / O
I / O
PWR
IN
OUT
PWR
OUT
OUT
PWR
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
接地引脚REF输出。
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
接地引脚输出ZCLK
3.3V Hyperzip时钟输出。
3.3V Hyperzip时钟输出。
电源为ZCLK时钟，标称3.3V
PCI时钟输出，这个输出是通过模式选择引脚激活/停止所有PCICLKs
12
I / O
* PCI_STOP ＃
除了PCICLK_F时钟的逻辑0电平，当输入为低电平。
13 ** FS3 / PCICLK_F0
I / O频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
14 ** FS4 / PCICLK_F1
I / O频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
15 VDDPCI
PWR电源的PCI时钟，标称3.3V
16 GNDPCI
PWR接地引脚输出的PCI
17 PCICLK0
输出PCI时钟输出。
18 PCICLK1
输出PCI时钟输出。
19 PCICLK2
输出PCI时钟输出。
20 PCICLK3
输出PCI时钟输出。
21 PCICLK4
输出PCI时钟输出。
22 PCICLK5
输出PCI时钟输出。
23 GNDPCI
PWR接地引脚输出的PCI
24 VDDPCI
PWR电源的PCI时钟，标称3.3V
25 PCICLK6
输出PCI时钟输出。
26 PCICLK7
输出PCI时钟输出。
27 SDATA
I / O数据引脚为I2C电路， 5V容限
28 GND48
PWR接地引脚为48MHz的输出
24 / 48MHz的输出24 / 48MHz的时钟输出/锁存选择输入。 0 = 24MHZ ， 1 =
29 24_48MHz / SEL24_48MHz * I / O
48MHz.
30 48MHz的
OUT 48MHz的时钟输出。
31 AVDD48
24 / 48MHz的输出PWR电源和固定PLL内核，标称3.3V
32 SCLK
IN的I2C电路可承受5V时钟引脚
33 VDDAGP
PWR电源的AGP时钟，标称3.3V
34 AGPCLK1
OUT AGP时钟输出
35 AGPCLK0
OUT AGP时钟输出
36 GNDAGP
PWR接地引脚输出的AGP
异步低电平有效输入引脚，用于关闭该设备的电源，以进入低功耗
37 PD ＃ *
在状态。内部时钟被禁止和VCO和晶体停止。该
的电源关断延迟将不大于具有1.8ms 。
38 AVDD
PWR 3.3V模拟电源引脚核心PLL
39 AGND
PWR模拟接地引脚为核心PLL
40 GNDCPU
PWR接地引脚为CPU输出
41 CPUCLK8C0
OUT "Complementary"时钟的差分3.3V推挽K8的一对。
42 CPUCLK8T0
OUT "True"时钟的差分3.3V推挽K8的一对。
43 VDDCPU
PWR电源为CPU时钟，标称3.3V
44 VDDCPU
PWR电源为CPU时钟，标称3.3V
45 CPUCLK8C1
OUT "Complementary"时钟的差分3.3V推挽K8的一对。
46 CPUCLK8T1
OUT "True"时钟的差分3.3V推挽K8的一对。
47 GNDCPU
PWR接地引脚为CPU输出
48 CPU_STOP ＃ *
在停止所有CPUCLK除了自由运行的时钟
*内部上拉电阻
**内部下拉电阻
0719—01/22/03
3
QQ：2880707522 复制
