集成
电路
系统公司
ICS952606
可编程定时控制中心的下一代P4 处理器
推荐应用：
CK409 48引脚部分
输出特点：
2 - 0.7V电流模式差分的CPU对
1 - 0.7V电流模式差分的CPU对ITP的
1 - 0.7V电流模式差分SRC对
9 - PCI （ 33MHz的）
1 - USB ， 48MHz的
1 - DOT ， 48MHz的
2 - REF ， 14.318MHz
3 - 3V66 ， 66.66MHz
1 - 3V66 / VCH ，可选的48MHz或66MHz的
特点/优势：
支持紧ppm的精度的时钟串行ATA
支持扩频调制， 0至-0.5 ％
向下蔓延和+/- 0.25 ％传播中心
支持CPU CLKS高达400MHz的测试模式
使用外部14.318MHz晶振
支持无驱动差分CPU ， SRC一对PD ＃
电源管理。
关键的特定连接的阳离子：
CPU / SRC输出循环周期抖动<精度为125ps
3V66输出循环周期抖动< 250PS
PCI输出循环周期抖动< 250PS
CPU输出歪斜： < 100ps的
+/-对CPU & SRC时钟300ppm的频率精度
引脚配置
的功能
U
SB /
FS2
中央处理器
SRC
3V66
PCI
REF
DOT
兆赫
B6b5 FS_A FS_B兆赫
兆赫
兆赫兆赫
兆赫
0
0
100.00 100/200 66.66 33.33 14.318 48.00
0
1
200.00 100/200 66.66 33.33 14.318 48.00
0
1
0
133.33 100/200 66.66 33.33 14.318 48.00
1
1
166.66 100/200 66.66 33.33 14.318 48.00
0
0
200.00 100/200 66.66 33.33 14.318 48.00
0
1
400.00 100/200 66.66 33.33 14.318 48.00
1
1
0
266.66 100/200 66.66 33.33 14.318 48.00
1
1
333.33 100/200 66.66 33.33 14.318 48.00
*FSA/REF0
*FSB/REF1
VDDref
X1
X2
GND
PCICLK_F0
PCICLK_F1
PCICLK_F2
VDDpci
GND
PCICLK0
PCICLK1
PCICLK2
PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
PD ＃
48MHz_DOT
48MHz_USB
GND
VDD48
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDA
GND
IREF
CPUCLKT_ITP
CPUCLKC_ITP
GND
CPUCLKT1
CPUCLKC1
VDDcpu
CPUCLKT0
CPUCLKC0
GND
SRCCLKT
SRCCLKC
VDD
VTT_PWRGD ＃
SDATA
SCLK
3V66_0
3V66_1
GND
VDD3V66
3V66_2
3V66_3/VCH
** 120KW下拉
48引脚SSOP
0717F—06/10/05
ICS952606
集成
电路
系统公司
ICS952606
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
引脚名称
*FSA/REF0
*FSB/REF1
VDDref
X1
X2
GND
PCICLK_F0
PCICLK_F1
PCICLK_F2
VDDpci
GND
PCICLK0
PCICLK1
PCICLK2
PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
PD ＃
48MHz_DOT
48MHz_USB
GND
VDD48
PIN TYPE
I / O
I / O
PWR
IN
OUT
PWR
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
IN
OUT
OUT
PWR
PWR
描述
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
参考文献， XTAL电源，标称3.3V
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
接地引脚。
自由运行PCI时钟不受PCI_STOP ＃ 。
自由运行PCI时钟不受PCI_STOP ＃ 。
自由运行PCI时钟不受PCI_STOP ＃ 。
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
异步低电平有效输入引脚，与120Kohm内部上拉
电阻器，用于关断器件。内部时钟
残疾人和压控振荡器和晶体停止。
48MHz的时钟输出。
48MHz的时钟输出。
接地引脚。
电源引脚为48MHz的output.3.3V
0717F—06/10/05
2
集成
电路
系统公司
ICS952606
引脚说明（续）
针＃
30
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
引脚名称
3V66_0
3V66_3/VCH
3V66_2
VDD3V66
GND
3V66_1
3V66_0
SCLK
SDATA
VTT_PWRGD ＃
VDD
SRCCLKC
SRCCLKT
GND
CPUCLKC0
CPUCLKT0
VDDcpu
CPUCLKC1
CPUCLKT1
GND
CPUCLKC_ITP
CPUCLKT_ITP
PIN TYPE
OUT
OUT
OUT
PWR
PWR
OUT
OUT
IN
I / O
IN
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
描述
3.3V 66.66MHz时钟输出
3.3V 66.66MHz时钟输出/ 48MHz的VCH时钟输出。
3.3V 66.66MHz时钟输出
电源引脚为3.3V 66MHz的时钟。
接地引脚。
3.3V 66.66MHz时钟输出
3.3V 66.66MHz时钟输出
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
这个3.3V的LVTTL输入是用来确定一个电平敏感的选通
当锁存器的输入是有效的，并准备进行采样。这是一
低电平有效输入。
供电，标称3.3V
互补差分对S-ATA的支持时钟。
+/- 300ppm的要求的精度。
差分对S-ATA的支持真正的时钟。
+/- 300ppm的要求的精度。
接地引脚。
的差分对CPU输出互补时钟。这些都是
电流模式输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出互补时钟。这些都是
电流模式输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
接地引脚。
的差分对CPU输出互补时钟。这些都是
电流模式输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
该引脚建立基准电流的差分电流 -
模式输出对。该引脚需要一个固定的精密电阻连接到
地面，以便建立相应的电流。 475欧姆的
标准值。
接地引脚。
3.3V电源为PLL内核。
46
47
48
IREF
GND
VDDA
OUT
PWR
PWR
0717F—06/10/05
3
集成
电路
系统公司
ICS952606
概述
ICS952606
是一个48引脚的时钟芯片下面的Intel CK409黄色封面规范。这个时钟合成器提供了一个单一
下一代英特尔P4处理器和英特尔芯片组芯片解决方案。
ICS952606
驱动用14.318MHz晶体。它
产生CPU输出高达200MHz 。它还提供了一个严密ppm的精度输出，串行ATA的支持。
框图
PLL2
频率
分频器
为48MHz ， USB ， DOT ， VCH
X1
X2
XTAL
REF（ 1：0 ）
CPUCLKT （1： 0）
CPUCLKC （1： 0）
SRCCLKT0
可编程
传播
PLL1
可编程
频率
分频器
停止
逻辑
SRCCLKC0
3V66(3:0)
PCICLK_F （2 ：0）
SCLK
SDATA
Vttpwrgd ＃
PD ＃
FS_A
FS_B
控制
逻辑
PCICLK （ 5:0）
CPUCLKT_ITP
CPUCLKC_ITP
I REF
电源组
引脚数
VDD
GND
3
6
27
28
10,16
11,17
34
37
48
47
24
23
--
47
40
43
描述
XTAL ，参考
3V66 [0:3]
PCICLK输出
SRCCLK输出
主时钟， CPU模拟
为48MHz ，数字修复，修复模拟
IREF
CPUCLK时钟
0717F—06/10/05
4
集成
电路
系统公司
ICS952606
绝对最大
符号
VDD_A
VDD_IN
Ts
TAMBIENT
TCASE
ESD PROT
参数
3.3V内核电源电压
3.3V逻辑输入电源电压
储存温度
工作环境温度
外壳温度
输入ESD保护
人体模型
民
-0.5
-65
0
最大
V
DD +
0.5V
V
DD +
0.5V
150
70
115
单位
V
V
°C
°C
°C
V
2000
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 70 ℃;电源电压V
DD
= 3.3 V +/-5%
参数
输入高电压
输入低电压
输入高电流
符号
V
IH
V
IL
I
IH
I
IL1
输入低电平电流
I
IL2
工作电源电流
掉电电流
输入频率
3
引脚电感
1
1
条件
3.3V +/-5%
3.3V +/-5%
V
IN
= V
DD
V
IN
= 0 V ;输入没有上拉
电阻器
V
IN
= 0 V ;输入上拉
电阻器
全部活动，C
L
=满负荷;
所有的差异对驱动
所有差分对三态
V
DD
= 3.3 V
民
2
V
SS
-
0.3
-5
-5
-200
典型值
最大
V
DD
+ 0.3
0.8
5
单位备注
V
V
uA
uA
uA
I
DD3.3OP
I
DD3.3PD
F
i
L
针
C
IN
C
OUT
C
INX
260.000
31.000
0.300
14.31818
350
35
12
7
5
6
5
mA
mA
mA
兆赫
nH
pF
pF
pF
ms
千赫
us
ns
ns
逻辑输入
输出引脚电容
输入电容
X1 & X2引脚
从VDD上电或DE-
T
刺
1.8
CLK稳定
1,2
的PD ＃断言第一钟。
三角波调制
30
33
调制频率
CPU输出使能后
Tdrive_PD ＃
300
PD ＃去断言
Tfall_Pd ＃
PD ＃下跌的时间
5
Trise_Pd ＃
PD ＃上升时间
5
1
通过设计保证，而不是100 ％生产测试。
2
见时序图时序要求。
3
输入频率应在REF输出引脚进行测量和调整，以适合14.31818MHz满足
ppm的频率精度的PLL输出。
3
1
1
1
1
1,2
1
1
1
2
0717F—06/10/05
5
QQ：2880707522 复制
