集成
电路
系统公司
ICS951403
AMD-K7
TM
系统时钟芯片
推荐应用：
ATI芯片组与K7系统
输出特点：
3差分对漏极开路输出的CPU时钟（ 1.5V
外
拉;高达150MHz achieviable通过I
2
C)
2 - AGPCLK @ 3.3V
8 - PCI @ 3.3V ，其中包括1自由运行
1 - 为48MHz @ 3.3V
1 - 24 / 48MHz的@ 3.3V
2- REF @ 3.3V ， 14.318MHz 。
产品特点：
可编程的输出中频率
可编程的输出中的上升/下降时间
可编程偏移组
实时系统复位输出
扩频电磁干扰控制一般
通过7分贝到8分贝，
可编程扩频百分比
看门狗定时器技术来重置系统
如果超频导致故障
使用外部14.318MHz晶振
Asyncronous CPU和SDRAM时钟
CPU和PCI输出对齐
CPU - AGP歪斜<500ps
引脚配置
48引脚SSOP & TSSOP
*上显示输入内部120K上拉电阻
上指示输入**内部240K上拉电阻
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
的功能
第7位FS2
0
0
REF（ 1：0 ）
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
100.00
100.00
100.00
100.00
133.33
125.00
124.00
133.33
112.00
150.00
111.11
110.00
166.67
90.00
48.00
45.00
SDRAM
100.00
133.33
150.00
66.67
133.33
100.00
124.00
100.00
112.00
150.00
166.67
165.00
166.67
90.00
48.00
60.00
PCICLK
33.33
33.33
30.00
33.33
33.33
31.25
31.00
33.33
33.60
30.00
33.33
33.00
33.33
30.00
32.00
30.00
AGP SEL = AGP SEL =
0
1
66.67
66.67
60.00
66.67
66.67
62.50
62.00
66.67
67.20
60.00
66.67
66.00
66.67
60.00
64.00
60.00
50.00
50.00
50.00
50.00
50.00
50.00
46.50
50.00
56.00
50.00
55.56
55.00
55.56
45.00
48.00
45.00
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
中央处理器
Divder
停止
3
3
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
SDRAM_out
SDRAM
Divder
SEL24_48#
SDATA
控制
SCLK
FS（ 2：0 ）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
SPREAD ＃
CONFIG 。
注册。
逻辑
AGP
Divder
2
PCI
Divder
停止
7
PCICLK （6 ：0）
PCICLK_F
AGP （1： 0）
电源组
VDD48 ， GND48 = 48MHz的， PLL2
VDDREF ， GNDREF = REF时， X1，X2
VDD ， GND = PLL内核
0486B—02/23/04
ICS951403
概述
该
ICS951403
是一个主时钟合成器芯片与ATI的芯片组AMD - K7的系统。这提供了所有的时钟
需要这样的系统。
该
ICS951403
属于ICS新一代可编程系统时钟发生器。它采用串行
我编程
2
C接口为改变输出功能，改变输出频率，输出配置车辆
实力雄厚，配置输出到输出偏斜，改变扩频量，改变组的分压比和DIS /
使个人的时钟。该器件还具有ICS礼“看门狗”技术，该技术将重置
频率到一个安全的环境，如果系统变得超频不稳定。
引脚说明
引脚数
2,1
3, 6, 21, 25,
33, 38, 41, 47
4
5
7
17, 16, 14, 13, 11, 10,
8
9, 15
18
20, 19
34
22
23
24
26
27
28
29
30
31
32
35
46
44
42, 39, 36
43, 40, 37
45
48
0486B—02/23/04
引脚名称
FS（ 1：0 ）
REF（ 1：0 ）
GND
X1
X2
PCICLK_F
PCICLK （6 ：0）
VDDpci
VddAGP
AGP （1： 0）
VDD
VDD48
48MHz
SEL24-48#
24-48MHz
SCLK
SDATA
FS2
SPREAD ＃
PD ＃
CPU_STOP ＃
PCI_STOP ＃
TYPE
IN
OUT
PWR
IN
OUT
OUT
OUT
PWR
PWR
OUT
PWR
PWR
OUT
IN
OUT
IN
I / O
IN
IN
IN
IN
IN
描述
频率选择引脚，具有上拉至VDD
14.318MHz时钟输出
地
XTAL_IN 14.318MHz铬石英晶体输入，具有33pF的内部
负载帽和反馈电阻从X2
XTAL_OUT铬石英晶体输出，具有内部负荷上限33pF的
自由运行PCI输出。不会受
PCI_STOP ＃的输入。
PCI时钟输出。 TTL兼容3.3V
电源PCICLK输出，标称3.3V
电源AGP输出，标称3.3V
定义为2X PCI AGP输出。这些可能不
停了下来。
隔离电源的核心，标称3.3V
电源为48MHz和24MHz的输出标称3.3V
48MHz的输出
选择24或48MHz的输出引脚24
低= 48MHz的高= 24MHz的
通过SEL24-48 ＃固定的时钟输出可选
我的时钟引脚
2
circuitr 5V容限
数据引脚用于I
2
circuitr 5V容限
频率选择引脚，具有上拉至VDD
使扩频时具有低。下
传播0.5 ％调制频率= 50KHz的
关断芯片，低电平有效。内部PLL &所有输出
被禁用。
暂停CPUCLKs 。 CPUCLKT驱动为低电平wheras
CPUCLKC驱动为高电平时，此引脚为ASSER特德
（低电平有效） 。
停止PCI总线的逻辑"0"水平时，驱动为低电平。
PCICLK_F不受此销
RESET＃
SDRAM_out
版权所有
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
VddSD
VDDref
OUT
OUT
N / C
OUT
OUT
PWR
PWR
实时系统复位信号看门狗tmer
超时。这个信号是低有效。
参考时钟SDRAM零延迟缓冲器
未来CPU供电轨
"True"时钟的差分对CPU输出。这些开放
漏输出，需要一个外部1.5V上拉。
"Complementar y"时钟高差对CPU的输出。
这些漏极开路输出，需要一个外部1.5V pull_up 。
电源SDRAM_OUT引脚。 Norminally 3.3V
电源REF ， X 1 ， X 2 ，标称3.3V
2
ICS951403
位
位6位5位4
位2位7
中央处理器
SDRAM
FS2 FS1 FS0
0
0
0
0
0
100.00 100.00
0
0
0
0
1
100.00 133.33
0
0
0
1
0
100.00 150.00
0
0
0
1
1
100.00
66.67
0
0
1
0
0
133.33 133.33
0
0
1
0
1
125.00 100.00
0
0
1
1
0
124.00 124.00
0
0
1
1
1
133.33 100.00
0
1
0
0
0
112.00 112.00
0
1
0
0
1
150.00 150.00
0
1
0
1
0
111.11 166.67
0
1
0
1
1
110.00 165.00
0
1
1
0
0
166.67 166.67
0
1
1
0
1
90.00
90.00
0
1
1
1
0
48.00
48.00
第2位
位7：4
0
1
1
1
1
45.00
60.00
1
0
0
0
0
100.30 100.30
1
0
0
0
1
100.30 133.73
1
0
0
1
0
105.00 157.50
1
0
0
1
1
100.30 66.87
1
0
1
0
0
110.00 110.00
1
0
1
0
1
103.00 103.00
1
0
1
1
0
103.00 137.33
1
0
1
1
1
133.73 100.30
1
1
0
0
0
133.73 133.73
1
1
0
0
1
140.00 140.00
1
1
0
1
0
137.33 103.00
1
1
0
1
1
137.33 137.33
1
1
1
0
0
105.00 105.00
1
1
1
0
1
138.33 138.33
1
1
1
1
0
200.00 200.00
1
1
1
1
1
104.25 139.00
0 - 频率选择由硬件选择，已锁定
位3 1 - 频率选择位， 2 7 ： 4
0 - 规范
位1 1 - Spreaal频谱启用
d
位0 0 - 运行
1三态输出全部
描述
AGP
PC I
SEL = 0
33.33
66.67
33.33
66.67
30.00
60.00
33.33
66.67
33.33
67.67
31.25
62.50
31.00
62.00
33.33
66.67
33.60
67.20
30.00
60.00
33.33
66.67
33.00
66.00
33.33
66.67
30.00
60.00
32.00
64.00
30.00
60.00
33.43
66.87
33.43
66.87
31.50
63.00
33.43
66.87
33.00
66.00
34.33
68.67
34.33
68.67
33.43
66.87
33.43
66.87
35.00
70.00
34.33
68.67
34.33
68.67
35.00
70.00
34.58
69.17
33.33
66.67
34.75
69.50
输入
PWD
AGP
SEL = 1
50.00
50.00
50.00
50.00
50.00
50.00
46.50
50.00
56.00
50.00
55.56
55.00
55.56
45.00
48.00
45.00
50.15
50.15
52.50
50.15
55.00
51.50
51.50
50.15
50.15
52.50
51.50
51.50
52.50
51.88
50.00
52.13
传播PRECENTAGE
0至-0.5 ％向下蔓延
0至-0.5 ％向下蔓延
+/- 0.25 ％传播中心
0至-0.5 ％向下蔓延
0至-0.5 ％向下蔓延
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
0至-0.5 ％向下蔓延
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
0000-
0
Note1
0
0
0
注1 ：
默认上电时，将成为被锁定的逻辑输入来定义的频率，所显示的位3 。
注意：
PWD =上电缺省
0486B—02/23/04
3
ICS951403
字节1 ：输出控制寄存器
（ 1 =允许， 0 =禁用）
字节2 ： PCI停止注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
24
37
36
40
39
43
42
46
PWD
1
1
1
1
1
1
1
1
描述
SEL 24/48
0 = 24MHz的1 = 48MHz的
CPUCLKC0
CPUCLKT0
CPUCLKC1
CPUCLKT1
CPUCLKC2
CPUCLKT2
SDRAM_out
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
7
17
16
14
13
11
10
8
PWD
1
1
1
1
1
1
1
1
描述
PCICLK_F
PCICLK6
PCICLK5
PCICLK4
PCICLK3
PCICLK2
PCICLK1
PCICLK0
字节3 ： CPU自由运行控制寄存器
（ 1 =允许， 0 =禁用）
字节4 ： 24 / 48MHz的控制寄存器
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
-
-
-
-
-
PWD
X
X
X
X
0
0
0
0
描述
版权所有
版权所有
版权所有
版权所有
版权所有
CPU T / C 0
CPU T / C 1
CPU T / C 2
位
7
6
5
4
3
2
1
0
PIN ＃ PWD
-
24
-
-
-
-
-
-
1
1
1
1
1
1
0
1
描述
版权所有
24-48MHz
48MHz
版权所有
版权所有
版权所有
AGP频率选择
0 = 66.6MHz频率范围内1 = 50.0MHz
版权所有
字节5 ：时钟使能控制寄存器
（ 1 =允许， 0 =禁用）
字节6 ：控制寄存器
（ 1 =允许， 0 =禁用）
位
7
6
5
4
3
2
1
0
注意事项：
PIN ＃ PWD
-
X
X
X
X
1
2
20
19
1
1
1
1
描述
版权所有
FS2读回
FS1读回
FS0读回
REF1
REF0
AGP1
AGP0
位
7
6
5
4
3
2
1
0
注意事项：
PIN ＃ PWD
-
-
-
-
-
-
-
-
0
0
0
X
X
X
X
0
描述
REF强度0 = 1× 1 = 2X
0 = CPU C1 ： 2 ， T1 ： 2个停止
1 = CPU C1 ： 2 ， T1 ： 2自由运行
版权所有
SPREAD ＃回读
CPU_STOP ＃回读
PCI_STOP ＃回读
版权所有
AGP速度切换
1.非活动是指输出保持低电平，禁止
从切换。
2.锁定频率选择（ FS ＃ ）将被反转的逻辑
输入频率的负载选择销的条件。
0486B—02/23/04
3.字节7:14没有定义。
4
QQ：2881677436 复制
