集成
电路
系统公司
ICS950402
AMD - K8 系统时钟芯片
推荐应用：
AMD K8系统时钟与AMD或VIA芯片组
输出特点：
2 - 差分对推挽CPU时钟@
3.3V
9 - PCICLK （包括1自由运行） @ 3.3V
4 - 可选择PCICLK / HTTCLK @ 3.3V
1 - 为48MHz ， 3.3V @定。
1 - 24 / 48MHz的@ 3.3V
3 - REF @ 3.3V ， 14.318MHz 。
产品特点：
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI
控制权。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/
写操作。
使用外部14.318MHz晶振。
支持Hyper Transport技术（ HTTCLK ） 。
引脚配置
*FS0/REF0
VDDref
X1
X2
GND
*(PCICLK7/HTTCLK0)ModeA
*PCICLK8/HTTCLK1/ModeB
PCICLK9/HTTCLK2
VDDpci
GND
PCICLK10/HTTCLK3
PCICLK11
PCICLK0
PCICLK1
GND
VDDpci
****PCICLK2
****PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
* PCICLK_F / MODEC
~*(PCICLK6)PCI_STOP#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF1/FS1*
GND
VDDref
REF2/FS2*
RESET＃
VDDA
GND
CPUCLK8T0
CPUCLK8C0
GND
VDDcpu
CPUCLK8T1
CPUCLK8C1
VDDcpu
GND
GND
VDD
48MHz/FS3**
GND
AVDD48
24_48MHz/Sel24_48#*~
GND
SDATA
SCLK
48引脚TSSOP / SSOP
*内部上拉电阻
**内部下拉电阻
这个输出有2倍的驱动力
****这个输出具有2.3X驱动强度
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
的功能
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
兆赫
100.90
133.90
168.00
202.00
100.20
133.50
166.70
200.40
150.00
180.00
210.00
240.00
270.00
233.33
266.67
300.00
HTT
兆赫
67.27
66.95
67.20
67.33
66.80
66.75
66.68
66.80
60.00
60.00
70.00
60.00
67.50
66.67
66.67
75.00
PCI
兆赫
33.63
33.48
33.60
33.67
33.40
33.38
33.34
33.40
30.00
30.00
35.00
30.00
33.75
33.33
33.33
37.50
REF（ 2：0 ）
中央处理器
Divder
停止
CPUCLKC （1： 0）
CPUCLKT （1： 0）
SDATA
SCLK
FS（ 3：0 ）
模式（A ， B，C ）
PCI_STOP ＃
24_48SEL#
控制
逻辑
CONFIG 。
注册。
PCI
Divder
停止
PCICLK （6 ：0， 11 ）
PCICLK_F
X2
PCICLK / HTTCLK （3 ：0）
0700B—04/30/04
ICS950402
ICS950402
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
引脚名称
*FS0/REF0
VDDref
X1
X2
GND
*(PCICLK7/HTTCLK0)ModeA
*PCICLK8/HTTCLK1/ModeB
PCICLK9/HTTCLK2
VDDpci
GND
~PCICLK10/HTTCLK3
PCICLK11
PCICLK0
PCICLK1
GND
VDDpci
****PCICLK2
****PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
* PCICLK_F / MODEC
~*(PCICLK6)PCI_STOP#
SCLK
SDATA
GND
24_48MHz/Sel24_48#*~
AVDD48
GND
48MHz/FS3**
VDD
GND
GND
VDDcpu
CPUCLK8C1
CPUCLK8T1
VDDcpu
GND
CPUCLK8C0
CPUCLK8T0
GND
VDDA
RESET＃
REF2/FS2*
VDDref
GND
REF1/FS1*
针
TYPE
I / O
PWR
IN
OUT
PWR
I / O
I / O
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
I / O
PWR
PWR
OUT
OUT
I / O
I / O
IN
I / O
PWR
I / O
PWR
PWR
I / O
PWR
PWR
PWR
PWR
OUT
OUT
PWR
PWR
OUT
OUT
PWR
PWR
OUT
I / O
PWR
PWR
I / O
描述
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
参考文献， XTAL电源，标称3.3V
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
接地引脚。
PCI时钟输出/支持Hyper Transport输出/模式选择引脚，该输入被激活
ModeB选择引脚。
PCI时钟输出/支持Hyper Transport输出/模式选择锁存输入引脚。
PCI时钟输出/支持Hyper Transport输出。
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出/支持Hyper Transport输出。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚。
电源为PCI时钟，标称3.3V
实时系统复位信号看门狗定时器超时。这个信号是低有效
通过模式选择锁存输入/ 3.3V PCI时钟的时钟输出。
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，当输入为低电平/ PCI时钟
输出，该输出由模式选择引脚激活
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
自由运行PCI时钟不受PCI_STOP ＃ /模式选择锁存输入引脚。
PCI时钟输出，这个输出是通过模式选择引脚激活/停止所有PCICLKs
除了PCICLK_F时钟的逻辑0电平，当输入为低电平。
对I2C电路可承受5V时钟引脚
数据引脚为I2C电路， 5V容限
接地引脚。
24 / 48MHz的输出24 / 48MHz的时钟输出/锁存选择输入。 0 =为48MHz ， 1 = 24MHz的。
功率为24 / 48MHz的输出和固定PLL内核，标称3.3V
接地引脚。
频率选择锁存输入引脚/固定48MHz的时钟输出。 3.3V
供电，标称3.3V
接地引脚。
接地引脚。
供应CPU时钟，标称3.3V
"Complimentary"时钟的差分3.3V推挽K8的一对。
"True"时钟的差分3.3V推挽K8的一对。
供应CPU时钟，标称3.3V
接地引脚。
"Complimentary"时钟的差分3.3V推挽K8的一对。
"True"时钟的差分3.3V推挽K8的一对。
接地引脚。
3.3V电源为PLL内核。
实时系统复位信号的频率传动比的改变或看门狗定时器超时。
这个信号是低有效。
14.318 MHz参考时钟/频率选择锁存输入引脚。
参考文献， XTAL电源，标称3.3V
接地引脚。
14.318 MHz参考时钟/频率选择锁存输入引脚。
*内部上拉电阻**内部下拉电阻这个产量2X驱动强度
****这个输出具有2.3X驱动强度
0700B—04/30/04
2
ICS950402
概述
该
ICS950402
对于使用AMD K8的CPU桌面设计一个主系统时钟溶液。它提供了所有必要的
时钟信号，用于Clawhammer和大锤系统。
该
ICS950402
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这
部分采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用
使用可编程的串行I的
2
C接口，该装置可以通过配置频率调节输出时钟
设置，输出分频比，选择理想的传播率，输出偏斜，输出强度和
启用/禁用每个单独的输出时钟。 M / N控制的可配置输出频率高达决议
为0.1MHz增量。
电源组
引脚数
AVDD
2
29
32
43
VDD
9
16, 19
35, 38
46
GND
5
27, 30
33
42
GND
10
15, 20
34, 39
47
PCI33_HT66outputs
PCI33输出
CPU输出
REF
描述
水晶
48MHz的固定，
修复模拟，数字修复
CPU主时钟， CPU模拟
模式功能表
MODEA
0
0
1
1
MODEB
0
1
0
1
Pin6
HTTCLK0
MODEA
（仅输入）
PCICLK7
MODEA
（仅输入）
Pin7
HTTCLK1
HTTCLK1
PCICLK8
PCICLK8
Pin8
HTTCLK2
HTTCLK2
PCICLK9
PCICLK9
Pin11
PCICLK10
HTTCLK3
PCICLK10
PCICLK10
MODEC
0
1
Pin24
PCICLK6
PCI_STOP ＃
0700B—04/30/04
3
QQ：2880707522 复制
