集成
电路
系统公司
ICS950218
可编程定时控制中心为P4
推荐应用：
代尔和代尔-G芯片组的P4处理器。
输出特点：
3 - 微分CPU时钟对（差动电流
模式）
3 - 3V66 @ 3.3V
10 - PCI 3.3V @
1 - 为48MHz @ 3.3V固定
2 - REF @ 3.3V ， 14.318MHz
1 - 48_66MHz可选@ 3.3V固定
1 - 24_48MHz可选择3.3V @
特点/优势：
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写
操作。
使用外部14.318MHz晶振。
关键的特定连接的阳离子：
CPU输出抖动<150ps
3V66输出抖动<250ps
CPU输出偏斜<100ps
频率表
Bit2
FS4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Bit7
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Bit6
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
Bit5
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Bit4
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CPUCLK
兆赫
102.00
105.00
108.00
111.00
114.00
117.00
120.00
123.00
126.00
130.00
136.00
140.00
144.00
148.00
152.00
156.00
160.00
164.00
166.60
170.00
175.00
180.00
185.00
190.00
66.80
100.20
133.60
200.40
66.60
100.00
200.00
133.33
3V66
兆赫
68.00
70.00
72.00
74.00
76.00
78.00
80.00
82.00
72.00
74.30
68.00
70.00
72.00
74.00
76.00
78.00
80.00
82.00
66.60
68.00
70.00
72.00
74.00
76.00
66.80
66.80
66.80
66.80
66.60
66.60
66.60
66.60
PCICLK
兆赫
34.00
35.00
36.00
37.00
38.00
39.00
40.00
41.00
36.00
37.10
34.00
35.00
36.00
37.00
38.00
39.00
40.00
41.00
33.30
34.00
35.00
36.00
37.00
38.00
33.40
33.40
33.40
33.40
33.30
33.30
33.30
33.30
引脚配置
*MULTISEL1/REF1
VDDref
X1
X2
GND
*FS2/PCICLK0
*FS3/PCICLK1
** SEL48_24 ＃ / PCICLK2
VDDpci
*FS4/PCICLK3
PCICLK4
PCICLK5
GND
PCICLK6
PCICLK7
PCICLK8
PCICLK9
VDDpci
VTT_PWRGD ＃
RESET＃
GND
1
*FS0/48MHz
*FS1/24_48MHz
AVDD48
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/MULTSEL0*
GND
VDDcpu
CPUCLKT2
CPUCLKC2
GND
PD ＃
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
GND
I REF
AVDD
GND
VDD3V66
3V66_0
3V66_1
GND
3V66_2
3V66_48MHz/SEL66_48#*
SCLK
SDATA
48引脚300mil的SSOP
1 ，该输出具有2倍的驱动器
*的120K内部上拉电阻连接到VDD
**的120K内部下拉电阻到GND
0466B—03/17/04
ICS950218
集成
电路
系统公司
ICS950218
概述
该
ICS950218
对于使用Intel的Brookdale芯片组与PC133或DDR台式机设计的单芯片时钟解决方案
内存。它提供了这样的系统的所有必要的时钟信号。
该
ICS950218
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。 ICS是
率先推出全产品线，提供全面的可编程性和灵活性在一个时钟设备。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 TCH还采用了ICS的看门狗定时器技术和复位功能，以提供一个安全的环境
在不稳定的系统条件。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。同
所有这些可编程功能ICS的， TCH使得主板测试，调整和改进很简单。
框图
PLL2
/2
48MHz
24_48MHz
REF（ 1：0 ）
3V66
Divder
X1
X2
XTAL
OSC
3V66_48MHz
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
PCICLK （9 ：0）
3V66 (2:0)
RESET＃
I REF
PLL1
传播
SPECTRUM
控制
逻辑
中央处理器
Divder
3
3
PCI
Divder
10
PD ＃
MULTSEL （1： 0）
FS（ 4：0 ）
SDATA
SCLK
VTT_PWRGD ＃
SEL 48_24 ＃
SEL 66_48 ＃
3V66
Divder
4
CONFIG 。
注册。
0466B—03/17/04
2
集成
电路
系统公司
ICS950218
引脚说明
引脚数
1
REF1
2, 9, 18, 24,
32, 39, 46
3
4
5, 13, 21, 29,
36, 43, 47
6
PCICLK0
FS3
7
PCICLK1
SEL 48_24 ＃
8
PCICLK2
FS4
10
PCICLK3
17 ，16， 15 ，14， 12 ， 11 PCICLK （9 ：4）
19
20
28, 30, 31
22
VTT_PWRGD ＃
RESET＃
3V66 (2:0)
FS0
48MHz
FS1
24_48MHz
25
26
27
3V66_48MHz
33
34
35
GND
AVDD
I REF
OUT
PWR
PWR
OUT
SDATA
SCLK
SEL66_48#
OUT
OUT
IN
OUT
OUT
IN
OUT
IN
OUT
I / O
IN
IN
3.3V PCI时钟输出
3.3V PCI时钟输出
这可承受5V的LVTTL输入使用时，确定FS电平敏感频闪
（4 ：0）和MULTISEL输入是有效的，并准备进行采样
（低电平有效）
实时系统复位信号的频率值或看门狗超时蒂默。
这个信号是低有效。
对于HUB 3.3V固定66MHz的时钟输出
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
3.3V固定48MHz的时钟输出。
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
可选择24或48MHz的输出。
数据引脚用于I
2
circuitr 5V容限
时钟引脚用于I
2
circuitr 5V容限
这将选择频率为3V6_48 MHz的输出高= 66MHz的，
Low=48MHz
可选择66或48MHz的输出
地面核心PLL
电源为核心PLL 3.3V标称
该引脚建立基准电流为CPUCLK的对。该引脚
需要一个固定的精密电阻器连接到地，以建立
appropr在Iate电流。
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。跨NAL时钟被禁止和VCO和CR是石英晶体
S T O·P P E D 。牛逼helatencyofthep嗷嗷嗷嗷ERD nwillnotbegreaterthan 3米秒。
"Complementor y"时钟的差分对CPU输出。这些都是当前
输出和外部电阻所需要的电压偏置。
"True"时钟的差分对CPU输出。这些电流输出和
外部电阻器所需的偏压。
3.3V的LVTTL输入，用于选择当前的乘法器，用于CPU输出。
3.3V ， 14.318MHz的参考时钟输出。
OUT
IN
OUT
IN
3.3V PCI时钟输出
这将选择的频率为24.48 MHz的输出。高= 48MHz的，
L嗷嗷= 2 4 M·H
3.3V PCI时钟输出
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
OUT
IN
3.3V PCI时钟输出
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
VDD
X1
X2
GND
FS2
OUT
PWR
IN
OUT
PWR
IN
3.3V ， 14.318MHz的参考时钟输出。
3 。 3 V P流è R 5 ü P P L
铬石英晶体输入，具有跨NAL负荷上限（ 33pF的）和反馈电阻从X2
铬石英晶体输出，标称14.318MHz 。具有跨NAL负荷上限（ 33pF的）
接地引脚， 3.3V电源
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
引脚名称
MULTSEL1
TYPE
IN
描述
3.3V的LVTTL输入，用于选择当前的乘法器，用于CPU输出。
23
42
44, 40, 37
45, 41, 38
48
PD ＃
CPUCLKC （2 ：0）
CPUCLKT （2 ：0）
MULTSEL0
REF0
IN
OUT
OUT
IN
OUT
0466B—03/17/04
3
QQ：2880707522 复制
