集成
电路
系统公司
ICS94241
可编程TCH 差分PIII 处理器
推荐应用：
威盛pL133的- T型芯片组，英特尔PIII差
处理器
输出特点：
2 - 处理器@ 2.5V
13 - SDRAM的3.3V @
7 - PCI @ 3.3V ，
1 - 为48MHz ， 3.3V @
1 - 的24MHz @ 3.3V
2 - REF @ 3.3V ， 14.318MHz 。
产品特点：
可编程的输出中频率
可编程的输出中的上升/下降时间
可编程输出到输出偏斜
可编程扩频电磁干扰控制
实时系统复位输出
看门狗定时器技术来重置系统
如果超频导致故障
使用外部14.318MHz晶振
关键的特定连接的阳离子：
CPU - CPU ： <175ps
SDRAM - SDRAM ： <500ps
PCI - PCI ： <500ps
CPU -SDRAM ： <500ps
CPU （早期） -pci ：最小= 1.0ns ，典型值= 2.0ns ，最大= 4.0ns
引脚配置
VDDref
GNDREF
X1
X2
VDDpci
*FS4/PCICLK0
*FS3/PCICLK1
GNDPCI
PCICLK2
PCICLK3
PCICLK4
PCICLK5
PCICLK6
VDDpci
Buffer_IN
GNDSDR
SDRAM12
SDRAM11
VDDSDR
SDRAM10
SDRAM9
GND48
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VTT_PWRGD ＃
REF0
1
REF1/FS2**
GNDCPU
CPUCLK_CS
CPUCLK0
VddLCPU
RESET＃
SDRAM0
GNDSDR
SDRAM1
SDRAM2
VDDSDR
SDRAM3
SDRAM4
GNDSDR
SDRAM5
SDRAM6
VDDSDR
SDRAM7
SDRAM8
AVDD48
48MHz/FS0**
24MHz/FS1**
48引脚SSOP 300MIL
*的120K内部上拉电阻连接到VDD
**的120K内部下拉电阻到GND
1.本输出有1.5至2倍驱动强度
框图
的功能
位2位7位6位5位4
CPUCLK PCICLK
价差百分比
FS3 FS4 FS2 FS1 FS0
0
0
0
0
0
66.67
33.33
+/- 0.25传播中心
0
0
0
0
1
66.67
33.33 0至-0.5 ％向下蔓延
0
0
0
1
0
68.67
34.33
±0.25传播中心
0
0
0
1
1
71.34
35.66
+/- 0.25传播中心
0
1
0
0
0
100.00
33.33
+/- 0.25传播中心
0
1
0
0
1
100.00
33.33 0至-0.5 ％向下蔓延
0
1
0
1
0
103.00
34.33
+/- 0.25传播中心
0
1
0
1
1
107.00
35.67
+/- 0.25传播中心
1
0
0
0
0
200.00
33.33
+/- 0.25传播中心
1
0
0
0
1
200.00
33.33 0至-0.5 ％向下蔓延
1
0
0
1
0
206.00
34.33
+/- 0.25传播中心
1
0
0
1
1
214.00
35.67
+/- 0.25传播中心
1
1
0
0
0
133.33
33.33
+/- 0.25传播中心
1
1
0
0
1
133.33
33.33 0至-0.5 ％向下蔓延
1
1
0
1
0
137.33
34.33
+/- 0.25传播中心
1
1
0
1
1
142.67
35.67
+/- 0.25传播中心
对于追加保证金的测试频率是指第5页
频率表。
0453C—10/26/04
ICS94241
ICS94241
概述
该
ICS94241
针对台式机的单芯片时序控制中心外观设计采用威盛pL133的- T型芯片组与英特尔
差PIII处理器。它提供了这样的系统的所有必要的时钟信号。
该
ICS94241
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。
ICS是率先推出全产品线，提供全面的可编程性和灵活性，在单个时钟
装置。这部分采用了ICS的最新的时钟技术，更强大的特性和功能。
采用采用了可编程串行I的
2
C接口，该器件可通过调整输出时钟
配置频率设定，输出分频比，选择理想的传播率，输出
歪斜，输出强度，并且启用/禁用每个单独的输出时钟。 TCH还采用了ICS的
看门狗定时器技术，具有频率重置功能来提供下不稳定的系统安全设置
条件。
引脚配置
引脚数
1, 5, 14, 19, 30, 36
2, 8, 16, 22, 33, 39, 45
3
4
6
引脚名称
VDD
GND
X1
X2
FS4
1,3
PCICLK0
FS3
1,3
7
13, 12, 11, 10, 9
15
17, 18, 20, 21, 28, 29,
31, 32, 34, 34, 35, 37,
38, 40
23
24
25
26
27
41
42
43
44
46
47
48
PCICLK1
PCICLK （6 ：2）
BUFFER IN
SDRAM（ 12 ：0）
SDATA
SCLK
FS1
2,3
24MHz
48MHz
FS0
2,3
AVDD48
RESET
VddLCPU
CPUCLK0
CPUCLK_CS
FS2
2,3
TYPE
PWR
PWR
IN
OUT
IN
OUT
IN
OUT
OUT
IN
OUT
I / O
IN
IN
OUT
OUT
IN
PWR
OUT
PWR
OUT
OUT
IN
OUT
OUT
IN
描述
供电，标称3.3V
地
铬石英晶体输入，具有跨NAL负荷上限（ 36pF ）和反馈
从X2电阻
铬石英晶体输出，标称14.318MHz 。具有跨NAL负荷上限
(36pF)
频率选择引脚。锁存输入。内部下拉至GND
PCI时钟输出。同步到CPU的时钟与1-4ns歪斜
（ CPU早）
频率选择引脚。锁存输入。内部下拉至GND
PCI时钟输出。同步到CPU的时钟与1-4ns歪斜
（ CPU早）
PCI时钟输出。同步到CPU的时钟与1-4ns歪斜
（ CPU早）
输入扇出缓冲器的SDRAM输出。
SDRAM时钟输出，扇出缓冲器从缓冲器输出IN引脚
（由芯片控制）
数据引脚用于I
2
circuitr 5V容限
我的时钟引脚
2
circuitr 5V容限
频率选择引脚。锁存输入。
24MHz的输出时钟
48MHz的输出时钟
频率选择引脚。锁存输入
模拟电源的48MHz的输出
实时系统复位信号为频率比的变化或
看门狗超时蒂莫。这个信号是低有效。
供应CPU时钟标称值为2.5V
CPU时钟输出
CPU时钟输出的芯片组主机的时钟
频率选择引脚。锁存输入
14.318 MHz参考时钟。
14.318 MHz参考时钟。
这个3.3V的LVTTL输入是用来确定一个电平敏感的选通
当FS输入是有效的，并准备进行采样
（低电平有效）
REF1
REF0
VTT_PWRGD ＃
注意事项：
1： 120K内部上拉电阻到3.3V的输入指示
2 ：内部下拉到GND上指示输入
3 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。利用
规格为10Mohm电阻编程逻辑嗨到VDD或GND为逻辑低电平。
0453C—10/26/04
2
ICS94241
简介我
2
I2C寄存器说明ICS94241
可编程系统频率发生器
注册名称
功能&
频率选择
注册
输出控制寄存器
字节
0
描述
输出频率，硬件/ I C
频率选择，扩展频谱&
输出使能控制寄存器。
活动/非活动输出控制
寄存器/锁存器的输入回读。
字节7位（ 7 ： 4） ICS供应商ID -
其他001位该寄存器
这个候器件版本ID
的一部分。
写入该寄存器将配置
字节数有多少字节
被读回。不写00
H
to
该字节
写入该寄存器将配置
为秒数
看门狗定时器复位。
看门狗使能，看门狗状态
和可编程的'安全'频率'
可以在该寄存器来配置。
该位选择是否输出
频率是由控制
硬件/字节0配置或
字节11&12编程。
这些寄存器控制分频器
比到相位检测器和
从而控制VCO输出
频率。
这些寄存器控制蔓延
百分比金额。
递增或递减组
相比于歪斜量
初始偏移。
这些寄存器将控制
输出上升和下降时间。
2
PWD默认
见个人
字节
描述
见个人
字节
描述
见个人
字节
描述
1-6
供应商ID &修订ID
注册
7
字节数
回读注册
看门狗定时器
计数寄存器
8
08
H
9
10
H
看门狗控制
注册
10位[ 6：0]
000,0000
VCO控制选择
位
10位[ 7]
0
VCO频率控制
注册
扩频
控制寄存器
集团歪斜控制
注册
输出上升/下降时间
选择寄存器
11-12
依靠
硬件/字节
0配置
依靠
硬件/字节
0配置
见个人
字节
描述
见个人
字节
描述
13-14
15-16
17-20
注意事项：
1.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在所述锁存器中的数据
进行验证。回读功能将支持标准的SMBus控制器协议。
的字节的数目
回读通过写入字节8定义。
当写入的字节11 - 12和字节13日 - 14日，他们必须被写为一组。
如果，例如，只字节
14写入但不15 ，既不字节14或15将加载到接收器。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用块写入从
控制器。该字节必须按顺序访问，从最低到最高字节的能力
之后的任何完整的字节已经转移停止。上面必须显示的命令代码和字节数
被发送，但数据被忽略对于这两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
2.
3.
4.
5.
6.
7.
0453C—10/26/04
4
ICS94241
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
描述
位2位7位6位5位4
CPUCLK PCICLK
价差百分比
FS3 FS4 FS2 FS1 FS0
0
0
0
0
0
66.67
33.33传播中心+/- 0.25 ％
0
0
0
0
1
66.67
33.33向下传播至0 - 0.5 ％
0
0
0
1
0
68.67
34.33传播中心+/- 0.25 ％
0
0
0
1
1
71.34
35.66传播中心+/- 0.25 ％
0
0
1
0
0
73.34
36.66传播中心+/- 0.25 ％
0
0
1
0
1
76.67
38.33传播中心+/- 0.25 ％
0
0
1
1
0
150.00
30.00传播中心+/- 0.25 ％
0
0
1
1
1
166.67
33.33传播中心+/- 0.25 ％
0
1
0
0
0
100.00
33.33传播中心+/- 0.25 ％
0
1
0
0
1
100.00
33.33向下传播至0 - 0.5 ％
0
1
0
1
0
103.00
34.33传播中心+/- 0.25 ％
0
1
0
1
1
107.00
35.67传播中心+/- 0.25 ％
0
1
1
0
0
110.00
36.67传播中心+/- 0.25 ％
0
1
1
0
1
115.00
38.33传播中心+/- 0.25 ％
0
1
1
1
0
100.90
33.63传播中心+/- 0.25 ％
0
1
1
1
1
90.00
30.00传播中心+/- 0.25 ％
1
0
0
0
0
200.00
33.33传播中心+/- 0.25 ％
1
0
0
0
1
200.00
33.33向下传播至0 - 0.5 ％
1
0
0
1
0
206.00
34.33传播中心+/- 0.25 ％
1
0
0
1
1
214.00
35.67传播中心+/- 0.25 ％
1
0
1
0
0
220.00
36.67传播中心+/- 0.25 ％
1
0
1
0
1
230.00
38.33传播中心+/- 0.25 ％
1
0
1
1
0
201.80
33.63传播中心+/- 0.25 ％
1
0
1
1
1
180.00
30.00传播中心+/- 0.25 ％
1
1
0
0
0
133.33
33.33传播中心+/- 0.25 ％
1
1
0
0
1
133.33
33.33向下传播至0 - 0.5 ％
1
1
0
1
0
137.33
34.33传播中心+/- 0.25 ％
1
1
0
1
1
142.67
35.67传播中心+/- 0.25 ％
1
1
1
0
0
146.67
36.67传播中心+/- 0.25 ％
1
1
1
0
1
153.33
38.33传播中心+/- 0.25 ％
1
1
1
1
0
133.90
33.48传播中心+/- 0.25 ％
1
1
1
1
1
120.00
30.00传播中心+/- 0.25 ％
0 =频率由硬件选择; 1 =频率由第2位选中， （ 7 ： 4 ）
0 =传播关; 1 =扩频启用
0 =运行; 1 =三态
PWD
位
2, (7:4)
注1
第3位
第1位
位0
0
1
0
注意事项：
1.
默认上电时，将成为被锁定的逻辑输入来定义的频率，所显示的位3 。
0453C—10/26/04
5
QQ：2881677436 复制
