集成
电路
系统公司
ICS94236
可编程系统时钟芯片为AMD - K7 处理器
推荐应用：
VIA KX / KT133芯片组的风格
输出特点：
1 - 差分对漏极开路CPU时钟
1 - CPU时钟@ 3.3V
13 - SDRAM的3.3V @
6 - PCI @ 3.3V ，
1 - 为48MHz ， 3.3V @定。
1 - 24 / 48MHz的@ 3.3V
2 - REF @ 3.3V ， 14.318MHz 。
产品特点：
可编程输出中的频率。
可编程的输出中的上升/下降时间。
可编程PCI_F和PCICLK歪斜。
扩频电磁干扰控制一般
通过7分贝到8分贝，
可编程扩频百分比。
看门狗定时器技术来重置系统
如果超频导致故障。
使用外部14.318MHz晶振。
FS管脚的频率选择
引脚配置
VDDref
REF0
GND
X1
X2
VDDpci
1
FS4/PCICLK_F
**FS3/PCICLK0
GND
*SEL24_48#/PCICLK1
PCICLK2
PCICLK3
PCICLK4
VDDpci
BUFFER IN
GND
SDRAM11
SDRAM10
VDDSDR
SDRAM9
SDRAM8
GND
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF1/FS2**
GND
CPUCLK
GND
CPUCLKC0
CPUCLKT0
VDDcpu
PD ＃ *
SDRAM_out
GND
SDRAM0
SDRAM1
VDDSDR
SDRAM2
SDRAM3
GND
SDRAM4
SDRAM5
VDDSDR
SDRAM6
SDRAM7
VDD48
48MHz/FS0*
24/48MHz/FS1**
48引脚SSOP 300MIL
*
**
1
的120K内部上拉电阻连接到VDD 。
120K的内部下拉电阻到GND 。
的60K内部下拉电阻到GND 。
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
的功能
FS 3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS 2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
（ M·H Z）
95.00
100.00
102.00
105.00
110.00
113.00
115.00
120.00
1 3 3 . 33
135.00
137.00
139.00
141.00
143.00
145.00
150.00
P·C IC L·K
（兆赫）
31.67
33.33
34.00
35.00
36.67
37.67
38.33
40.00
33.33
33.75
34.25
34.75
35.25
35.75
36.25
37.50
REF（ 1：0 ）
CPUCLK
中央处理器
Divder
CPUCLKC0
CPUCLKT0
SEL24_48#
SDATA
SCLK
FS（ 4：0 ）
PD ＃
控制
逻辑
CONFIG 。
注册。
PCI
Divder
PCICLK （4 ：0）
PCICLK_F
SDRAM
司机
SDRAM（ 11 ：0）
SDRAM_out
BUFFER IN
*通过FS4 16个额外的频率selectables ，请参阅第5页
对频数分布表。
0451A—01/10/03
ICS94236
概述
该
ICS94236
是一个主时钟合成器芯片采用VIA芯片组的风格AMD - K7的系统。这提供了所有
需要这样一个系统时钟。
该
ICS94236
属于ICS新一代可编程系统时钟发生器。它采用串行
我编程
2
C接口为改变输出功能，改变输出频率，输出配置车辆
实力雄厚，配置输出到输出偏斜，改变扩频量，改变组的分压比和DIS /
使个人的时钟。该器件还具有ICS礼“看门狗”技术，该技术将重置
频率到一个安全的环境，如果系统变得超频不稳定。
引脚说明
P I N N个U MB电子书
1
2
3,9,16,22,
33,39,45, 47
4
5
6,14
7
FS4
2
8
10
11, 12, 13
15
17, 18, 20, 21,
28, 29, 31, 32,
34, 35,37,38
19,30,36
23
24
25
26
27
40
41
42
43
44
46
48
FS3
2
PCICLK0
SEL24_48#
1, 2
PCICLK1
PCICLK （ 2：4）
BUFFER IN
SDRAM（ 11 ：0）
VDDSDR
SDATA
SCLK
24_48MHz
FS1
2
引脚名称
V DDR ê F
F0
GND
X1
X2
V DDPC我
PCICLK_F
TY P·E
DE SCRIPT ION
P WR EF ， XTA L P将流器苏页LY ，没有minal 3.3 V
1 4.3 1 8 MH ZR EF器连接CE CLO ck.Th是REF OU TPU t是前作STRONGER
UT
BU F F é的R F R I S A B美升OA s
P WR
IN
OUT
P WR
UT
IN
IN
UT
IN
UT
UT
IN
UT
PWR
IN
IN
UT
IN
UT
IN
PWR
UT
IN
PWR
UT
UT
UT
OUT
IN
格罗ü次
浦吨铬YS TAL ，H如燕鸥人LO广告帽（ 3 6 pF）的一个DF EEDB ACK
- [R （E S） I S T O服务的R F RO米X 2
铬YS TAL UTP UT ，没有minally 1 4.3 1 8MH态。在器人负担
c进行P（ 3 6 pF的）
s提高层为PC IC LK_F的电脑IC LK ，无分人的3.3V
自由运行PCI时钟不会影响PCI_STOP ＃电源
管理。
17引脚， 18引脚功能选择引脚， 1 =桌面模式， 0 =移动
模式。锁存输入。
频率选择引脚。锁存输入。内部下拉至GND
PCI时钟输出
逻辑输入选择24或48MHz的引脚25输出
PCI时钟输出。
PCI时钟输出。
输入扇出缓冲器的SDRAM输出。
SDRAM时钟输出，扇出缓冲器从缓冲器输出IN引脚
（由芯片组控制）。
供应SDRAM标称3.3V 。
因为我的数据输入
2
C串行输入， 5V容限输入
我的时钟输入
2
C输入， 5V容限输入
的24MHz / 48MHz的时钟输出
频率选择引脚。锁存输入。
48MHz的输出时钟
频率选择引脚。锁存输入
功率为24 & 48MHz的输出缓冲器和固定PLL内核。
参考时钟SDRAM零延迟缓冲器
关断芯片，低电平有效
供应CPU时钟3.3V
"True"时钟的差分对CPU输出。这些漏极开路
输出需要一个外部1.5V上拉。
"Complementory"时钟的差分对CPU输出。这些
漏极开路输出，需要一个外部1.5V上拉。
3.3V的CPU时钟输出搭载VDDCPU
14.318 MHz参考时钟。
频率选择引脚。锁存输入
48MHz
FS0
2
VDD48
SDRAM_out
PD ＃
1, 2
VDDcpu
CPUCLKT0
CPUCLKC0
CPUCLK
REF1
FS2
2
注意事项：
1： 120K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。利用
规格为10Mohm电阻编程逻辑嗨到VDD或GND为逻辑低电平。
0451A—01/10/03
2
ICS94236
简介我
2
I2C寄存器说明ICS94236
可编程系统频率发生器
注册名称
功能&频率
选择注册
输出控制寄存器
字节
0
描述
输出频率，硬件/ I C
频率选择，扩展频谱&
输出使能控制寄存器。
活动/非活动输出控制
寄存器/锁存器的输入回读。
字节11位[7 ： 4 ]是ICS的供应商ID - 1001 。
其他位该寄存器候设备
这部分的修订ID 。
写入该寄存器将配置
字节数有多少字节将
读回。不写00
H
这个字节。
写入该寄存器将配置
秒看门狗数量
计时器复位。
看门狗使能，看门狗状态
可编程的'安全'频率'可以
配置该寄存器。
该位选择是否输出
频率是由硬件/ 0字节控制
配置或字节11&12
编程。
这些寄存器控制分频器比率
到相位检测器，从而控制
VCO的输出频率。
这些寄存器控制蔓延
百分比金额。
递增或递减组歪斜
构成相比，初始偏斜。
这些寄存器将控制输出
上升和下降时间。
2
PWD默认
见个人
字节说明
见个人
字节说明
见个人
字节说明
1-6
供应商ID &修订ID
注册
7
字节数
回读注册
8
08
H
看门狗定时器
计数寄存器
9
10
H
看门狗控制寄存器10位[ 6 ： 0 ]
000,0000
VCO控制选择位
10位[ 7]
0
VCO频率控制
注册
扩频控制
注册
集团歪斜控制
注册
输出上升/下降时间
选择寄存器
11-12
依靠
硬件/ 0字节
CON组fi guration
依靠
硬件/ 0字节
CON组fi guration
见个人
字节说明
见个人
字节说明
13-14
15-16
17-20
注意事项：
1.
2.
3.
4.
5.
6.
7.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在所述锁存器中的数据
进行验证。回读功能将支持标准的SMBus控制器协议。
的字节的数目
回读通过写入字节8定义。
当写入的字节11 - 12和字节13日 - 14日，他们必须被写为一组。
如果，例如，只字节
14写入但不15 ，既不字节14或15将加载到接收器。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用块写入从
控制器。该字节必须按顺序访问，从最低到最高字节的能力
之后的任何完整的字节已经转移停止。上面必须显示的命令代码和字节数
被发送，但数据被忽略对于这两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
0451A—01/10/03
4
ICS94236
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
描述
位2位7位6位5位4 CPUCLK PCICLK
流传％
FS3 FS4 FS2 FS1 FS0
MH
兆赫
0
0
0
0
0
95.00
31.67
0.45 ％传播中心
0
0
0
0
1
100.00
33.33
0.45 ％传播中心
0
0
0
1
0
102.00
34.00
0.45 ％传播中心
0
0
0
1
1
105.00
35.00
0.45 ％传播中心
0
0
1
0
0
110.00
36.67
0.45 ％传播中心
0
0
1
0
1
113.00
37.67
0.45 ％传播中心
0
0
1
1
0
115.00
38.33
0.45 ％传播中心
0
0
1
1
1
120.00
40.00
0.45 ％传播中心
0
1
0
0
0
133.33
33.33
0.45 ％传播中心
0
1
0
0
1
135.00
33.75
0.45 ％传播中心
0
1
0
1
0
137.00
34.25
0.45 ％传播中心
0
1
0
1
1
139.00
34.75
0.45 ％传播中心
0
1
1
0
0
141.00
35.25
0.45 ％传播中心
0
1
1
0
1
143.00
35.75
0.45 ％传播中心
0
1
1
1
0
145.00
36.25
0.45 ％传播中心
0
1
1
1
1
150.00
37.50
0.45 ％传播中心
1
0
0
0
0
100.90
33.63
0.45 ％传播中心
1
0
0
0
1
100.00
33.33
0 - 0.7 ％的利差
1
0
0
1
0
103.00
34.33
0.45 ％传播中心
1
0
0
1
1
107.00
35.67
0.45 ％传播中心
1
0
1
0
0
117.00
39.00
0.45 ％传播中心
1
0
1
0
1
120.00
30.00
0.45 ％传播中心
1
0
1
1
0
123.00
30.75
0.45 ％传播中心
1
0
1
1
1
125.00
31.25
0.45 ％传播中心
1
1
0
0
0
133.33
33.33
0 - 0.7 ％的利差
1
1
0
0
1
133.90
33.48
0.45 ％传播中心
1
1
0
1
0
147.00
36.75
0.45 ％传播中心
1
1
0
1
1
151.00
37.75
0.45 ％传播中心
1
1
1
0
0
153.00
38.25
0.45 ％传播中心
1
1
1
0
1
155.00
38.75
0.45 ％传播中心
1
1
1
1
0
160.00
40.00
0.45 ％传播中心
1
1
1
1
1
200.00
50.00
0.45 ％传播中心
0频率是选中的硬件选择，输入锁存
1频率选择位2,7 ： 4
0-正常
1 - 扩频启用
0-运行
1三态输出全部
P WD
位
(2,7:4)
注1
第3位
第1位
位0
0
1
0
注意：
默认上电时，将成为被锁定的逻辑输入来定义的频率，所显示的位3 。
0451A—01/10/03
5
QQ：2881677436 复制
