集成
电路
系统公司
ICS93V855
DDR锁相环时钟驱动器
推荐应用：
DDR时钟驱动器
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
外部反馈引脚用于输入输出
同步
扩频宽容投入
在旁路模式多路复用器
工作频率为60 170兆赫
开关特性：
周期 - 周期抖动： <75ps
输出 - 输出偏斜： <60ps
输出上升时间和下降时间： 650ps - 950ps
引脚配置
GND
DDRC0
DDRT0
VDD2.5
CLK_INT
CLK_INC
AVDD2.5
AGND
GND
DDRC1
DDRT1
VDD2.5
DDRT2
DDRC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
DDRC4
DDRT4
VDD2.5
GND
FB_OUTC
FB_OUTT
VDD2.5
FB_INT
FB_INC
GND
VDD2.5
DDRT3
DDRC3
GND
28引脚TSSOP 4.4毫米
框图
FB_OUTT
FB_OUTC
DDRT0
DDRC0
DDRT1
DDRC1
的功能
输入
GND
GND
2.5V
（ NOM ）
2.5V
（ NOM ）
L
H
L
H
H
L
H
L
L
H
L
H
高阻
H
L
H
L
高阻
输出
L
H
L
H
高阻
H
L
H
L
高阻
AVDD CLK_INT CLK_INC DDRT DDRC FB_OUTT FB_OUTC
PLL状态
旁路/关
旁路/关
On
On
关闭
控制
逻辑
DDRT2
DDRC2
DDRT3
DDRC3
DDRT4
DDRC4
2.5V
<20 <20兆赫兆赫
（ NOM ）
FB_INT
FB_INC
CLK_INC
CLK_INT
PLL
AVDD2.5
0497B—06/01/04
ICS93V855
ICS93V855
引脚说明
针＃
引脚名称
PIN TYPE
描述
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
GND
DDRC0
DDRT0
VDD2.5
CLK_INT
CLK_INC
AVDD2.5
AGND
GND
DDRC1
DDRT1
VDD2.5
DDRT2
DDRC2
GND
DDRC3
DDRT3
VDD2.5
GND
FB_INC
PWR
OUT
OUT
PWR
IN
IN
PWR
PWR
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
PWR
IN
接地引脚。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
供电，标称2.5V
"True"参考时钟输入。
"Complimentary"参考时钟输入。
2.5V模拟电源引脚核心PLL
模拟接地引脚为核心PLL
接地引脚。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
供电，标称2.5V
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
接地引脚。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
供电，标称2.5V
接地引脚。
补体单端反馈输入，提供反馈信号，以
内部PLL用于与CLK_INT同步，以消除相位误差。
真正的单端反馈输入，提供反馈信号给内部
锁相环与CLK_INT同步，以消除相位误差。
供电，标称2.5V
真正的单端反馈输出，专用的外部反馈。它
交换机在同一频率的其他的DDR输出，该输出将要
可以连接到FB_INT 。
补单端反馈输出，专用的外部反馈。
它的开关频率为相同的频率等的DDR输出，该输出将要
可以连接到FB_INC 。
接地引脚。
供电，标称2.5V
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
21
22
23
FB_INT
VDD2.5
FB_OUTT
IN
PWR
OUT
24
25
26
27
28
FB_OUTC
GND
VDD2.5
DDRT4
DDRC4
OUT
PWR
PWR
OUT
OUT
0497B—06/01/04
2
ICS93V855
绝对最大额定值
电源电压（ VDD & AVDD ） 。 。 。 。 。 。 。 。 。 。 -0.5V至3.6V
（ VDDI ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至4.6V
逻辑输入： VI 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
-0.5 V到V
DD
+0.5 V
逻辑输出： VO 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
-0.5 V到V
DD
+0.5 V
输入钳位电流： IIK （ VI < 0或VI > VDD ） +/- 50毫安
输出钳位电流： IOK （ VO < 0或VO > VDD ）
+/- 50毫安
连续输出电流： IO （ VO = 0 VDD ） +/- 50毫安
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在技术规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
TA = 0 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
符号
民
典型值
参数
条件
I
IH
V
I
= V
DD
或GND
输入高电流
5
V
I
= V
DD
或GND
I
IL
输入低电平电流
C
L
= 0pF ，R
L
= 120欧姆
I
DD2.5
工作电源
当前
C
L
= 0pF ，R
L
= 120欧姆
I
DDPD
V
DD
= 2.3V, V
OUT
= 1V
-18
输出高电流
I
OH
输出低电流
高阻抗
输出电流
输入钳位电压
I
OL
I
OZ
V
IK
V
OH
V
DD
= 2.3V, V
OUT
= 1.2V
V
DD
= 2.7V时，VOUT = V
DD
或GND
IIN = -18mA
V
DD
=最小值到最大值，
I
OH
= -1毫安
V
DD
= 2.3V,
I
OH
= -12毫安
V
DD
=最小值到最大值
I
OL
= 1毫安
V
DD
= 2.3V
I
OH
= 12毫安
VI = V
DD
或GND
VI = V
DD
或GND
26
±10
-1.2
V
DD
- 0.1
1.7
0.1
0.6
3
3
V
pF
pF
最大
5
250
100
单位
A
A
mA
A
mA
mA
A
V
V
V
高电平输出电压
低电平输出电压
V
OL
C
IN
输入电容
1
C
OUT
输出电容
1
1
通过设计和特性保证，而不是100 ％生产测试。
0497B—06/01/04
3
ICS93V855
DC电气特性
TA = 0 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
符号
民
参数
条件
V
DDQ
, A
VDD
电源电压
2.3
CLK_INT ， CLK_INC ， FB_INC ，
V
IL
低电平输入电压
FB_INT
CLK_INT ， CLK_INC ， FB_INC ，
V
DD
/2 + 0.18
V
IH
高电平输入电压
FB_INT
直流输入信号电压（注
V
IN
-0.3
1,2)
差分输入信号
CLK_INT ， CLK_INC ， FB_INC ，
V
ID
0.36
电压（注3）
FB_INT
差分输出电压
CLK_INT ， CLK_INC ， FB_INC ，
V
OD
0.7
FB_INT
（注3）
输出差分交叉
V
OX
V
DD
/2 - 0.15
电压（注4 ）
输入差分交叉
V
IX
V
DD
/2 - 0.2
电压（注4 ）
工作自由空气
T
A
0
温度
典型值
2.5
0.4
2.1
V
DD
+ 0.3
V
DD
+ 0.6
V
DD
+ 0.6
V
DD
/2 + 0.15
V
DD
/2
V
DD
/2 + 0.2
85
最大
2.7
V
DD
/2 - 0.18
单位
V
V
V
V
V
V
V
V
°C
注意事项：
1未使用的输入必须保持高电平或低电平，以防止它们飘浮。
2直流输入信号电压用于差分输入的允许直流偏移。
3差分输入信号电压指定的差分电压[VTR - VCP ]需要切换，
其中， VTR是真正的输入电平，并VCP是互补的输入电平。
4微分交叉点电压预计追踪VDD的变化，并且是电压在其
差分信号必须穿越。
0497B—06/01/04
4
ICS93V855
开关特性
T
A
= 0 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
参数
条件
符号
民
典型值
3
频率
op
33
最大时钟频率
应用频率
频率
APP
60
范围
3
d
TIN
输入时钟的占空比
40
t
SL （I）的
1
输入时钟转换率
T
刺
CLK稳定
低到高的电平的传播
CLK_IN到任何输出
5.5
t
PLH1
延迟时间
高到低的水平传播
CLK_IN到任何输出
5.5
t
PHL1
延迟时间
t
en
PD ＃到任何输出
5
输出使能时间
t
DIS
PD ＃到任何输出
5
输出禁止时间
t
JIT （元）
-75
周期抖动
t
JIT （ HPER ）
-100
半周期抖动
t
SL （ O）
输出时钟转换率
在应用
1
频带
t
CYC
-t
CYC
-75
循环周期抖动
4
t
（相位误差）
-50
相位误差
t
SKEW
40
输出到输出偏斜
t
r
, t
f
上升时间，下降时间
650
800
LOAD = 120Ω / 16pF的
注意事项：
1.指在PLL旁路模式同相输出转换。
2.当脉冲偏移是在频率几乎恒定，占空比误差
增加在更高的频率。这是由于下式：占空比= TWH / TC ，
分别在循环（TC）随着频率上升。
3.开关特性都保证了应用程序的频率范围。该PLL
锁在最大时钟频率范围，但该设备母鹿不一定
满足其他时序参数。
4.不包括抖动。
最大
233
170
60
2
100
单位
兆赫
兆赫
%
V / ns的
s
ns
ns
ns
ns
ps
ps
V / ns的
ps
ps
ps
ps
75
100
2
75
50
60
950
0497B—06/01/04
5
集成
电路
系统公司
ICS93V855
DDR锁相环时钟驱动器
推荐应用：
DDR时钟驱动器
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
外部反馈引脚用于输入输出
同步
扩频宽容投入
在旁路模式多路复用器
工作频率为60 170兆赫
开关特性：
周期 - 周期抖动： <75ps
输出 - 输出偏斜： <60ps
输出上升时间和下降时间： 650ps - 950ps
引脚配置
GND
DDRC0
DDRT0
VDD2.5
CLK_INT
CLK_INC
AVDD2.5
AGND
GND
DDRC1
DDRT1
VDD2.5
DDRT2
DDRC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
DDRC4
DDRT4
VDD2.5
GND
FB_OUTC
FB_OUTT
VDD2.5
FB_INT
FB_INC
GND
VDD2.5
DDRT3
DDRC3
GND
28引脚TSSOP 4.4毫米
框图
FB_OUTT
FB_OUTC
DDRT0
DDRC0
DDRT1
DDRC1
的功能
输入
GND
GND
2.5V
（ NOM ）
2.5V
（ NOM ）
L
H
L
H
H
L
H
L
L
H
L
H
高阻
H
L
H
L
高阻
输出
L
H
L
H
高阻
H
L
H
L
高阻
AVDD CLK_INT CLK_INC DDRT DDRC FB_OUTT FB_OUTC
PLL状态
旁路/关
旁路/关
On
On
关闭
控制
逻辑
DDRT2
DDRC2
DDRT3
DDRC3
DDRT4
DDRC4
2.5V
<20 <20兆赫兆赫
（ NOM ）
FB_INT
FB_INC
CLK_INC
CLK_INT
PLL
AVDD2.5
0497B—06/01/04
ICS93V855
ICS93V855
引脚说明
针＃
引脚名称
PIN TYPE
描述
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
GND
DDRC0
DDRT0
VDD2.5
CLK_INT
CLK_INC
AVDD2.5
AGND
GND
DDRC1
DDRT1
VDD2.5
DDRT2
DDRC2
GND
DDRC3
DDRT3
VDD2.5
GND
FB_INC
PWR
OUT
OUT
PWR
IN
IN
PWR
PWR
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
PWR
IN
接地引脚。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
供电，标称2.5V
"True"参考时钟输入。
"Complimentary"参考时钟输入。
2.5V模拟电源引脚核心PLL
模拟接地引脚为核心PLL
接地引脚。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
供电，标称2.5V
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
接地引脚。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
供电，标称2.5V
接地引脚。
补体单端反馈输入，提供反馈信号，以
内部PLL用于与CLK_INT同步，以消除相位误差。
真正的单端反馈输入，提供反馈信号给内部
锁相环与CLK_INT同步，以消除相位误差。
供电，标称2.5V
真正的单端反馈输出，专用的外部反馈。它
交换机在同一频率的其他的DDR输出，该输出将要
可以连接到FB_INT 。
补单端反馈输出，专用的外部反馈。
它的开关频率为相同的频率等的DDR输出，该输出将要
可以连接到FB_INC 。
接地引脚。
供电，标称2.5V
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
21
22
23
FB_INT
VDD2.5
FB_OUTT
IN
PWR
OUT
24
25
26
27
28
FB_OUTC
GND
VDD2.5
DDRT4
DDRC4
OUT
PWR
PWR
OUT
OUT
0497B—06/01/04
2
ICS93V855
绝对最大额定值
电源电压（ VDD & AVDD ） 。 。 。 。 。 。 。 。 。 。 -0.5V至3.6V
（ VDDI ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至4.6V
逻辑输入： VI 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
-0.5 V到V
DD
+0.5 V
逻辑输出： VO 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
-0.5 V到V
DD
+0.5 V
输入钳位电流： IIK （ VI < 0或VI > VDD ） +/- 50毫安
输出钳位电流： IOK （ VO < 0或VO > VDD ）
+/- 50毫安
连续输出电流： IO （ VO = 0 VDD ） +/- 50毫安
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在技术规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
TA = 0 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
符号
民
典型值
参数
条件
I
IH
V
I
= V
DD
或GND
输入高电流
5
V
I
= V
DD
或GND
I
IL
输入低电平电流
C
L
= 0pF ，R
L
= 120欧姆
I
DD2.5
工作电源
当前
C
L
= 0pF ，R
L
= 120欧姆
I
DDPD
V
DD
= 2.3V, V
OUT
= 1V
-18
输出高电流
I
OH
输出低电流
高阻抗
输出电流
输入钳位电压
I
OL
I
OZ
V
IK
V
OH
V
DD
= 2.3V, V
OUT
= 1.2V
V
DD
= 2.7V时，VOUT = V
DD
或GND
IIN = -18mA
V
DD
=最小值到最大值，
I
OH
= -1毫安
V
DD
= 2.3V,
I
OH
= -12毫安
V
DD
=最小值到最大值
I
OL
= 1毫安
V
DD
= 2.3V
I
OH
= 12毫安
VI = V
DD
或GND
VI = V
DD
或GND
26
±10
-1.2
V
DD
- 0.1
1.7
0.1
0.6
3
3
V
pF
pF
最大
5
250
100
单位
A
A
mA
A
mA
mA
A
V
V
V
高电平输出电压
低电平输出电压
V
OL
C
IN
输入电容
1
C
OUT
输出电容
1
1
通过设计和特性保证，而不是100 ％生产测试。
0497B—06/01/04
3
ICS93V855
DC电气特性
TA = 0 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
符号
民
参数
条件
V
DDQ
, A
VDD
电源电压
2.3
CLK_INT ， CLK_INC ， FB_INC ，
V
IL
低电平输入电压
FB_INT
CLK_INT ， CLK_INC ， FB_INC ，
V
DD
/2 + 0.18
V
IH
高电平输入电压
FB_INT
直流输入信号电压（注
V
IN
-0.3
1,2)
差分输入信号
CLK_INT ， CLK_INC ， FB_INC ，
V
ID
0.36
电压（注3）
FB_INT
差分输出电压
CLK_INT ， CLK_INC ， FB_INC ，
V
OD
0.7
FB_INT
（注3）
输出差分交叉
V
OX
V
DD
/2 - 0.15
电压（注4 ）
输入差分交叉
V
IX
V
DD
/2 - 0.2
电压（注4 ）
工作自由空气
T
A
0
温度
典型值
2.5
0.4
2.1
V
DD
+ 0.3
V
DD
+ 0.6
V
DD
+ 0.6
V
DD
/2 + 0.15
V
DD
/2
V
DD
/2 + 0.2
85
最大
2.7
V
DD
/2 - 0.18
单位
V
V
V
V
V
V
V
V
°C
注意事项：
1未使用的输入必须保持高电平或低电平，以防止它们飘浮。
2直流输入信号电压用于差分输入的允许直流偏移。
3差分输入信号电压指定的差分电压[VTR - VCP ]需要切换，
其中， VTR是真正的输入电平，并VCP是互补的输入电平。
4微分交叉点电压预计追踪VDD的变化，并且是电压在其
差分信号必须穿越。
0497B—06/01/04
4
ICS93V855
开关特性
T
A
= 0 ° C至+ 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
参数
条件
符号
民
典型值
3
频率
op
33
最大时钟频率
应用频率
频率
APP
60
范围
3
d
TIN
输入时钟的占空比
40
t
SL （I）的
1
输入时钟转换率
T
刺
CLK稳定
低到高的电平的传播
CLK_IN到任何输出
5.5
t
PLH1
延迟时间
高到低的水平传播
CLK_IN到任何输出
5.5
t
PHL1
延迟时间
t
en
PD ＃到任何输出
5
输出使能时间
t
DIS
PD ＃到任何输出
5
输出禁止时间
t
JIT （元）
-75
周期抖动
t
JIT （ HPER ）
-100
半周期抖动
t
SL （ O）
输出时钟转换率
在应用
1
频带
t
CYC
-t
CYC
-75
循环周期抖动
4
t
（相位误差）
-50
相位误差
t
SKEW
40
输出到输出偏斜
t
r
, t
f
上升时间，下降时间
650
800
LOAD = 120Ω / 16pF的
注意事项：
1.指在PLL旁路模式同相输出转换。
2.当脉冲偏移是在频率几乎恒定，占空比误差
增加在更高的频率。这是由于下式：占空比= TWH / TC ，
分别在循环（TC）随着频率上升。
3.开关特性都保证了应用程序的频率范围。该PLL
锁在最大时钟频率范围，但该设备母鹿不一定
满足其他时序参数。
4.不包括抖动。
最大
233
170
60
2
100
单位
兆赫
兆赫
%
V / ns的
s
ns
ns
ns
ns
ps
ps
V / ns的
ps
ps
ps
ps
75
100
2
75
50
60
950
0497B—06/01/04
5
QQ：2880707522 复制
