集成
电路
系统公司
ICS93725
DDR和SDRAM零延迟缓冲器
推荐应用：
DDR SDRAM &零延迟缓冲器，用于SIS 635 /六百四十五分之六百四十○ /
650 & 735/740/746芯片组的风格。
产品介绍/产品特点：
低偏移，零延迟缓冲器
1至13 PC133 SDRAM的时钟分配
1到6对DDR时钟分配
I
2
下功能和输出控制
两种内存模式，独立的反馈路径
调整同步。
支持高达2 DDR DIMM或3 SDRAM DIMM，
高达200MHz的频率支持
我的个人
2
时钟停止供电mananagement
CMOS电平控制信号输入
开关特性：
输出 - 输出偏斜： <100ps
输出上升时间和下降时间的DDR输出： 550ps -
1150ps
占空比： 47 ％ - 53 ％
引脚配置
VDD3.3
SDRAM0
SDRAM1
SDRAM2
SDRAM3
GND
VDD3.3
SDRAM4
SDRAM5
Buffer_IN
SDRAM6
SDRAM7
GND
VDD3.3
SDRAM8
SDRAM9
SDRAM10
SDRAM11
GND
VDD3.3
SDRAM12
SDFB_OUT
SDFB_IN
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
SEL_DDR *
DDRFB_IN
DDRFB_OUT
VDD2.5
DDRT5
DDRC5
DDRT4
DDRC4
GND
VDD2.5
DDRT3
DDRC3
DDRT2
DDRC2
GND
VDD2.5
DDRT1
DDRC1
DDRT0
DDRC0
GND
VDD2.5
SCLK
SDATA
48引脚SSOP
*的120K内部上拉电阻连接到VDD
框图
SDRAMFB_OUT
PLL1
DDRFB_OUT
SDRAM（ 12 ：0）
控制
SEL_DDR *
SDATA
SCLK
CONFIG 。
注册。
逻辑
3
3
的功能
模式
48 PIN
SEL_DDR=1
SEL_DDR=0
VDD
3.3_2.5
2.5V
3.3V
Buffer_IN
SDRAMFB_IN
DDRFB_IN
DDR
模式
DDR / SD
模式
差异显示（ 5:0）
DDRCC （ 5:0）
0606A—08/01/03
ICS93725
ICS93725
引脚说明
引脚数
1, 7, 14, 20
6, 13, 19, 24, 34,
28, 40
44, 42, 38,
36, 32, 30
43, 41, 37,
35, 31, 29
引脚名称
VDD3.3
GND
差异显示（ 5:0）
DDRC （ 5:0）
TYPE
PWR
PWR
OUT
OUT
OUT
PWR
IN
OUT
IN
I / O
IN
OUT
IN
IN
描述
3.3V电源电压的SDRAM 。
地
"Tr ue"时钟的差分对的输出。
"Complementor y"时钟的差分对的输出。
SDRAM时钟输出
2.5V电源电压的DDR 。
单端输入缓冲器
反馈输出SDRAM
反馈输入SDRAM
数据引脚用于I
2
circuitr 5V容限
我的时钟输入
2
C输入， 5V容限输入
反馈输出DDR
反馈输入DDR
选择输入DDR模式或DDR / SD模式
0 = SD模式1 = DDR模式
21, 18, 17, 16, 15,
12, 11, 9, 8, 5,
SDRAM（ 12 ：0）
4, 3, 2
27, 39, 45
10
22
23
25
26
46
47
48
VDD2.5
Buffer_IN
SDRAMFB_OUT
SDFB_IN
SDATA
SCLK
DDRFB_OUT
DDRFB_IN
SEL_DDR
0606A—08/01/03
2
ICS93725
绝对最大额定值
电源电压（ VDD & VDD2.5 ） 。 。 。 。 。 。 。 。 。
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
工作环境温度。 。 。 。 。 。 。 。 。 。
外壳温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
-0.5V至3.6V
GND -0.5 V到V
DD
+0.5 V
0 ° C至+ 85°C
115°C
-65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件
长时间可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
SEL_DDR = 0 SDRAM输出V
DD
=3.3V,
T
A
= 0 - 85°C ; （除非另有说明）
参数
工作电源电流
输出高电流
输出低电流
高电平输出电压
低电平输出电压
符号
I
DD3.3
I
OH
I
OL
V
OH
V
OL
条件
为100MHz ，RL = 0Ω ， CL = 0pF
为133MHz ， RL = 0Ω ， CL = 0pF
为200MHz ， RL = 0Ω ， CL = 0pF
V
DD
=3.3V, V
OUT
=1V
V
DD
=3.3V, V
OUT
=1.2V
V
DD
=3.3V
I
OH
= -12毫安
V
DD
=3.3V
I
OH
= 12毫安
V
I
= GND或V
DD
民
典型值
130
173
247
26
1.7
-40
34
2
0.4
2
0.6
-18
mA
mA
mA
mA
V
V
pF
最大
单位
1
C
IN
输入电容
1
通过设计保证，而不是100 ％生产测试。
推荐运行条件
SEL_DDR = 0 SDRAM输出V
DD
=3.3V,
T
A
= 0 - 85°C ; （除非另有说明）
参数
符号
条件
民
V
DD3.3
3
电源电压
V
IH
SEL_DDR ， PD ＃输入
2
输入高电压
V
IL
SEL_DDR ， PD ＃输入
输入低Voltae
V
IN
输入电压电平
0
1
典型值
3.3
最大
3.6
0.8
3.6
3.3
单位
V
V
V
V
通过设计保证，而不是100 ％生产测试。
0606A—08/01/03
4
ICS93725
电气特性 - 输入/电源/通用输出参数
SEL_DDR = 1 DDR输出V
DD
=2.5V,
T
A
= 0 - 85°C ; （除非另有说明）
参数
符号
条件
为100MHz ，RL = 0Ω ， CL = 0pF
I
DD2.5
工作电源电流
为133MHz ， RL = 0Ω ， CL = 0pF
为200MHz ， RL = 0Ω ， CL = 0pF
V
DD
=2.5V, V
OUT
=1V
I
OH
输出高电流
V
DD
=2.5V, V
OUT
=1.2V
I
OL
输出低电流
V
DD
=2.5V
V
OH
高电平输出电压
I
OH
= -12毫安
V
DD
=2.5V
V
OL
低电平输出电压
I
OH
= 12毫安
V
DD
= 2.5V
输出差分对
V
OC
133分之100 / 200分之166兆赫
电压穿越
1
C
IN
V
I
= GND或V
DD
输入电容
1
民
26
1.7
典型值
141
188
271
-43
38
2
0.4
最大
-18
单位
mA
mA
mA
mA
mA
V
0.6
1.45
V
V
pF
1.05
2
1.25
通过设计保证，而不是100 ％生产测试。
推荐运行条件
SEL_DDR = 1 DDR输出V
DD
=2.5V,
T
A
= 0 - 85°C ; （除非另有说明）
参数
符号
条件
V
DD2.5
电源电压
V
IH
SEL_DDR ， PD ＃输入
输入高电压
V
IL
SEL_DDR ， PD ＃输入
输入低电压
V
IN
输入电压电平
1
民
2.3
2
0
典型值
2.5
最大
2.7
0.8
2.7
2.5
单位
V
V
V
V
通过设计保证，而不是100 ％生产测试。
0606A—08/01/03
5
集成
电路
系统公司
ICS93725
DDR和SDRAM零延迟缓冲器
推荐应用：
DDR SDRAM &零延迟缓冲器，用于SIS 635 /六百四十五分之六百四十○ /
650 & 735/740/746芯片组的风格。
产品介绍/产品特点：
低偏移，零延迟缓冲器
1至13 PC133 SDRAM的时钟分配
1到6对DDR时钟分配
I
2
下功能和输出控制
两种内存模式，独立的反馈路径
调整同步。
支持高达2 DDR DIMM或3 SDRAM DIMM，
高达200MHz的频率支持
我的个人
2
时钟停止供电mananagement
CMOS电平控制信号输入
开关特性：
输出 - 输出偏斜： <100ps
输出上升时间和下降时间的DDR输出： 550ps -
1150ps
占空比： 47 ％ - 53 ％
引脚配置
VDD3.3
SDRAM0
SDRAM1
SDRAM2
SDRAM3
GND
VDD3.3
SDRAM4
SDRAM5
Buffer_IN
SDRAM6
SDRAM7
GND
VDD3.3
SDRAM8
SDRAM9
SDRAM10
SDRAM11
GND
VDD3.3
SDRAM12
SDFB_OUT
SDFB_IN
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
SEL_DDR *
DDRFB_IN
DDRFB_OUT
VDD2.5
DDRT5
DDRC5
DDRT4
DDRC4
GND
VDD2.5
DDRT3
DDRC3
DDRT2
DDRC2
GND
VDD2.5
DDRT1
DDRC1
DDRT0
DDRC0
GND
VDD2.5
SCLK
SDATA
48引脚SSOP
*的120K内部上拉电阻连接到VDD
框图
SDRAMFB_OUT
PLL1
DDRFB_OUT
SDRAM（ 12 ：0）
控制
SEL_DDR *
SDATA
SCLK
CONFIG 。
注册。
逻辑
3
3
的功能
模式
48 PIN
SEL_DDR=1
SEL_DDR=0
VDD
3.3_2.5
2.5V
3.3V
Buffer_IN
SDRAMFB_IN
DDRFB_IN
DDR
模式
DDR / SD
模式
差异显示（ 5:0）
DDRCC （ 5:0）
0606A—08/01/03
ICS93725
ICS93725
引脚说明
引脚数
1, 7, 14, 20
6, 13, 19, 24, 34,
28, 40
44, 42, 38,
36, 32, 30
43, 41, 37,
35, 31, 29
引脚名称
VDD3.3
GND
差异显示（ 5:0）
DDRC （ 5:0）
TYPE
PWR
PWR
OUT
OUT
OUT
PWR
IN
OUT
IN
I / O
IN
OUT
IN
IN
描述
3.3V电源电压的SDRAM 。
地
"Tr ue"时钟的差分对的输出。
"Complementor y"时钟的差分对的输出。
SDRAM时钟输出
2.5V电源电压的DDR 。
单端输入缓冲器
反馈输出SDRAM
反馈输入SDRAM
数据引脚用于I
2
circuitr 5V容限
我的时钟输入
2
C输入， 5V容限输入
反馈输出DDR
反馈输入DDR
选择输入DDR模式或DDR / SD模式
0 = SD模式1 = DDR模式
21, 18, 17, 16, 15,
12, 11, 9, 8, 5,
SDRAM（ 12 ：0）
4, 3, 2
27, 39, 45
10
22
23
25
26
46
47
48
VDD2.5
Buffer_IN
SDRAMFB_OUT
SDFB_IN
SDATA
SCLK
DDRFB_OUT
DDRFB_IN
SEL_DDR
0606A—08/01/03
2
ICS93725
绝对最大额定值
电源电压（ VDD & VDD2.5 ） 。 。 。 。 。 。 。 。 。
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
工作环境温度。 。 。 。 。 。 。 。 。 。
外壳温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
-0.5V至3.6V
GND -0.5 V到V
DD
+0.5 V
0 ° C至+ 85°C
115°C
-65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件
长时间可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
SEL_DDR = 0 SDRAM输出V
DD
=3.3V,
T
A
= 0 - 85°C ; （除非另有说明）
参数
工作电源电流
输出高电流
输出低电流
高电平输出电压
低电平输出电压
符号
I
DD3.3
I
OH
I
OL
V
OH
V
OL
条件
为100MHz ，RL = 0Ω ， CL = 0pF
为133MHz ， RL = 0Ω ， CL = 0pF
为200MHz ， RL = 0Ω ， CL = 0pF
V
DD
=3.3V, V
OUT
=1V
V
DD
=3.3V, V
OUT
=1.2V
V
DD
=3.3V
I
OH
= -12毫安
V
DD
=3.3V
I
OH
= 12毫安
V
I
= GND或V
DD
民
典型值
130
173
247
26
1.7
-40
34
2
0.4
2
0.6
-18
mA
mA
mA
mA
V
V
pF
最大
单位
1
C
IN
输入电容
1
通过设计保证，而不是100 ％生产测试。
推荐运行条件
SEL_DDR = 0 SDRAM输出V
DD
=3.3V,
T
A
= 0 - 85°C ; （除非另有说明）
参数
符号
条件
民
V
DD3.3
3
电源电压
V
IH
SEL_DDR ， PD ＃输入
2
输入高电压
V
IL
SEL_DDR ， PD ＃输入
输入低Voltae
V
IN
输入电压电平
0
1
典型值
3.3
最大
3.6
0.8
3.6
3.3
单位
V
V
V
V
通过设计保证，而不是100 ％生产测试。
0606A—08/01/03
4
ICS93725
电气特性 - 输入/电源/通用输出参数
SEL_DDR = 1 DDR输出V
DD
=2.5V,
T
A
= 0 - 85°C ; （除非另有说明）
参数
符号
条件
为100MHz ，RL = 0Ω ， CL = 0pF
I
DD2.5
工作电源电流
为133MHz ， RL = 0Ω ， CL = 0pF
为200MHz ， RL = 0Ω ， CL = 0pF
V
DD
=2.5V, V
OUT
=1V
I
OH
输出高电流
V
DD
=2.5V, V
OUT
=1.2V
I
OL
输出低电流
V
DD
=2.5V
V
OH
高电平输出电压
I
OH
= -12毫安
V
DD
=2.5V
V
OL
低电平输出电压
I
OH
= 12毫安
V
DD
= 2.5V
输出差分对
V
OC
133分之100 / 200分之166兆赫
电压穿越
1
C
IN
V
I
= GND或V
DD
输入电容
1
民
26
1.7
典型值
141
188
271
-43
38
2
0.4
最大
-18
单位
mA
mA
mA
mA
mA
V
0.6
1.45
V
V
pF
1.05
2
1.25
通过设计保证，而不是100 ％生产测试。
推荐运行条件
SEL_DDR = 1 DDR输出V
DD
=2.5V,
T
A
= 0 - 85°C ; （除非另有说明）
参数
符号
条件
V
DD2.5
电源电压
V
IH
SEL_DDR ， PD ＃输入
输入高电压
V
IL
SEL_DDR ， PD ＃输入
输入低电压
V
IN
输入电压电平
1
民
2.3
2
0
典型值
2.5
最大
2.7
0.8
2.7
2.5
单位
V
V
V
V
通过设计保证，而不是100 ％生产测试。
0606A—08/01/03
5
QQ：2880707522 复制
