集成
电路
系统公司
ICS93722
低成本DDR锁相环零延迟缓冲器
推荐应用：
DDR零延迟时钟缓冲器
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
I
2
下功能和输出控制
反馈引脚输入到输出的同步
扩频宽容投入
3.3V宽容CLK_INT输入
开关特性：
峰 - 峰值抖动（ 66MHz的） ： <120ps
峰 - 峰值抖动（ >100MHz ） ： <75ps
周期 - 周期抖动（ 66MHz的） ： <110ps
周期 - 周期抖动（ >100MHz ） ： <65ps
输出 - 输出偏斜： <100ps
输出上升时间和下降时间： 650ps - 950ps
占空比： 49.5 ％ - 50.5 ％
引脚配置
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLK_INT
N / C
VDDA
GND
VDD
CLKT2
CLKC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
N / C
FB_INT
FB_OUTT
N / C
CLKT3
CLKC3
GND
28引脚SSOP
框图
的功能
输入
AVDD
FB_OUTT
输出
CLKT CLKC FB_OUTT
L
H
Z
H
L
Z
L
H
Z
ICS93722
CLK_INT
L
H
<20MHz
PLL状态
on
on
关闭
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
SCLK
SDATA
控制
逻辑
CLKT0
CLKC0
CLKT1
CLKC1
CLKT2
CLKC2
FB_INT
PLL
CLK_INT
CLKT3
CLKC3
CLKT4
CLKC4
CLKT5
CLKC5
0539E—07/18/03
ICS93722
引脚说明
引脚数
6, 11, 15, 28
引脚名称
GND
TYPE
PWR
OUT
OUT
PWR
地
"Complementar y"时钟的差分对的输出。
"Tr ue"时钟的差分对的输出。
电源2.5V
描述
27 ，25， 16 ，14，如图5所示， 1 CLKC （ 5:0）
26 ，24， 17 ，13， 4,2 CLKT （ 5:0）
3, 12, 23
7
8
9, 18, 21
10
19
20
22
VDD
SCLK
CLK_INT
N / C
VDDA
FB_OUTT
FB_INT
IN
IN
-
PWR
OUT
IN
我的时钟输入
2
C输入， 5V容限输入
"True"参考时钟输入
没有连接
模拟电源， 2.5V
"True"反馈输出，专门用于外部反馈。它在切换
相同的频率在CLK 。此输出必须连接到FB_INT 。
"True"反馈输入，提供反馈信号到内部锁相环
与CLK_INT同步，以消除相位误差。
SDATA
IN
因为我的数据输入
2
C串行输入， 5V容限输入
字节0 4为保留权力时默认为1 。
字节5 ：输出控制
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
2, 1
4, 5
-
-
13, 14
17, 16
-
-
PWD
1
1
1
1
1
1
1
1
描述
CLK0 （ T&C ）
版权所有
版权所有
版权所有
CLK2 （ T&C ）
CLK3 （ T&C ）
版权所有
版权所有
字节6 ：输出控制
（ 1 =允许， 0 =禁用）
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
-
-
-
-
24,
25
-
26,
27
-
PWD
1
1
1
1
1
1
1
1
描述
RESER VED
RESER VED
RESER VED
RESER VED
CLK4 （ T&C ）
RESER VED
CLK5 （ T&C ）
RESER VED
注： PWD =上电默认
0539E—07/18/03
2
ICS93722
绝对最大额定值
电源电压（ VDD & AVDD ） 。 。 。 。 。 。 。 。 。 。
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
工作环境温度。 。 。 。 。 。 。 。 。
外壳温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
-0.5V至3.6V
GND -0.5 V到V
DD
+0.5 V
0 ° C至+ 85°C
115°C
-65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在技术规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 70 ℃;电源电压V
DD
= 2.5 V +/- 0.2V （除非另有说明）
参数
输入高电流
输入低电平电流
工作电源电流
输出高电流
输出高电流
高阻抗输出
当前
输入钳位电压
高电平输出电压
低电平输出电压
输入电容
1
1
符号
I
IH
I
IL
I
DD2.5
I
DDPD
I
OH
I
OL
I
OZ
V
IK
V
OH
V
OL
C
IN
C
OUT
条件
V
IN
= V
DD
或GND
V
IN
= V
DD
或GND
C
L
= 0 pF的133兆赫
C
L
= 0 pF的
V
DD
= 2.3V, V
OUT
= 1V
V
DD
= 2.3V, V
OUT
= 1.2V
V
DD
= 2.7V, V
OUT
= V
DD
或GND
I
IN
= -18毫安;
V
DD
=最小值到最大值，我
OH
= -1mA
V
DD
= 2.3V ，我
OH
= -12mA
V
DD
=最小值到最大值，我
OH
= 1毫安
V
DD
= 2.3V ，我
OH
= 12毫安
V
IN
= V
DD
或GND
V
OUT
= V
DD
或GND
民
典型值
最大
单位
A
A
275
-43
26
43
325
100
-18
mA
A
mA
mA
10
A
V
2.1
2.42
1.87
0.04
0.35
3
0.1
0.6
V
V
V
V
pF
pF
输出电容
1.由设计保证，而不是100 ％生产测试。
0539E—07/18/03
3
ICS93722
推荐工作条件
T
A
= 0 - 70 ℃;电源电压AV
DD
, V
DD
= 2.5 V +/- 0.2V （除非另有说明）
参数
模拟/内核电源电压
输入电压电平
Inpu占空比
最大输入抖动
符号
V
DD
， AV
DD
V
IL
V
IH
I
DC
I
TCYC
V
DD
/2 + 0.5V
40
60
500
ps
条件
民
2.3
典型值
2.5
最大
2.7
V
DD
/2 - 0.5V
单位
V
V
V
时序要求
T
A
= 0 - 70 ℃;电源电压AV
DD
, V
DD
= 2.5 V +/- 0.2V （除非另有说明）
参数
工作时钟频率
输入时钟的占空比
时钟稳定
1
1
1
符号
频率
op
d
TIN
t
刺
条件
民
66
40
典型值
最大
200
60
100
单位
兆赫
%
s
从V
DD
= 2.5V至1 ％的目标
频率
1.由设计保证，而不是100 ％生产测试。
开关特性
T
A
= 0 - 70 ℃;电源电压V
DD
= 2.5 V +/- 0.2V （除非另有说明）
参数
绝对抖动
1
循环周期抖动
1,2
相位误差
1
1
符号
T
刺戳
T
CYC- CYC
t
（相位误差）
T
SKEW
T
skewp
D
C
t
R
, t
F
条件
66兆赫
100 - 200兆赫
66兆赫
100 - 200兆赫
CLK_INT到FB_INT
V
T
= 50%
V
T
= 50 ％，66兆赫至100兆赫
V
T
= 50 ％ ， 101 MHz至167 MHz的
单端20 - 80 ％
负载= 120Ω / 12 pF的
民
典型值
最大
120
75
单位
ps
ps
ps
ps
ps
%
ps
50
25
-150
50
70
49.5
49
450
50
50
550
110
65
150
100
100
50.5
51
950
输出到输出偏斜
脉冲偏差
1
占空比（差）
1,3
上升时间，下降时间
1
1.由设计保证，而不是100 ％生产测试。
2.指transistion非反相输出。
3.在脉冲偏移是在频率几乎是恒定的，在更高的频率，占空比误差增大。
这是由于下式：占空比=吨
wH
/ t
C
，其中所述循环时间（t
C
）随频率的增加而增加。
0539E—07/18/03
4
ICS93722
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
欲了解更多信息，请联系ICS为我
2
C语言编程应用笔记。
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D4
(H)
ICS时钟将
应答
控制器（主机）发送一个哑命令代码
ICS时钟将
应答
控制器（主机）发送一个空字节计数
ICS时钟将
应答
控制器（主机）开始发送第一个字节（字节0）
通过6个字节
ICS时钟将
应答
每个字节
一次一个。
控制器（主机）发送一个停止位
如何写：
控制器驱动R（主机）
开始位
地址
D4
(H )
假命令代码
ICS （ SLA VE /重新CE IVE R）
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发出读地址D5
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器（主机）确认
ICS时钟发送一个字节
（字节0）到字节6
控制器（主机）需要确认每个字节
控制器（主机）将发送一个停止位
如何阅读：
控制器驱动R（主机）
开始位
地址
D5(
H )
ICS （ SLA VE /重新CE IVE R）
说明
说明
虚拟字节数
说明
字节数
确认
BYTE 0
说明
确认
BYTE 0
1个字节
说明
确认
1个字节
2字节
说明
确认
2字节
BYTE 3
说明
确认
BYTE 3
4个字节
说明
确认
4个字节
BYTE 5
说明
确认
BYTE 5
6字节
说明
确认
停止位
6字节
说明
停止位
注意事项：
1.
2.
3.
4.
5.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器中的数据
VERI网络阳离子。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用"Block - Writes"从
控制器。该字节必须按顺序访问，从最低到最高字节与停止能力
之后的任何完整的字节已经转移。上面显示的命令代码和字节数必须是
发送，但数据被忽略对于这两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
6.
0539E—07/18/03
5
集成
电路
系统公司
ICS93722
低成本DDR锁相环零延迟缓冲器
推荐应用：
DDR零延迟时钟缓冲器
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
I
2
下功能和输出控制
反馈引脚输入到输出的同步
扩频宽容投入
3.3V宽容CLK_INT输入
开关特性：
峰 - 峰值抖动（ 66MHz的） ： <120ps
峰 - 峰值抖动（ >100MHz ） ： <75ps
周期 - 周期抖动（ 66MHz的） ： <110ps
周期 - 周期抖动（ >100MHz ） ： <65ps
输出 - 输出偏斜： <100ps
输出上升时间和下降时间： 650ps - 950ps
占空比： 49.5 ％ - 50.5 ％
引脚配置
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLK_INT
N / C
VDDA
GND
VDD
CLKT2
CLKC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
N / C
FB_INT
FB_OUTT
N / C
CLKT3
CLKC3
GND
28引脚SSOP
框图
的功能
输入
AVDD
FB_OUTT
输出
CLKT CLKC FB_OUTT
L
H
Z
H
L
Z
L
H
Z
ICS93722
CLK_INT
L
H
<20MHz
PLL状态
on
on
关闭
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
SCLK
SDATA
控制
逻辑
CLKT0
CLKC0
CLKT1
CLKC1
CLKT2
CLKC2
FB_INT
PLL
CLK_INT
CLKT3
CLKC3
CLKT4
CLKC4
CLKT5
CLKC5
0539E—07/18/03
ICS93722
引脚说明
引脚数
6, 11, 15, 28
引脚名称
GND
TYPE
PWR
OUT
OUT
PWR
地
"Complementar y"时钟的差分对的输出。
"Tr ue"时钟的差分对的输出。
电源2.5V
描述
27 ，25， 16 ，14，如图5所示， 1 CLKC （ 5:0）
26 ，24， 17 ，13， 4,2 CLKT （ 5:0）
3, 12, 23
7
8
9, 18, 21
10
19
20
22
VDD
SCLK
CLK_INT
N / C
VDDA
FB_OUTT
FB_INT
IN
IN
-
PWR
OUT
IN
我的时钟输入
2
C输入， 5V容限输入
"True"参考时钟输入
没有连接
模拟电源， 2.5V
"True"反馈输出，专门用于外部反馈。它在切换
相同的频率在CLK 。此输出必须连接到FB_INT 。
"True"反馈输入，提供反馈信号到内部锁相环
与CLK_INT同步，以消除相位误差。
SDATA
IN
因为我的数据输入
2
C串行输入， 5V容限输入
字节0 4为保留权力时默认为1 。
字节5 ：输出控制
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
2, 1
4, 5
-
-
13, 14
17, 16
-
-
PWD
1
1
1
1
1
1
1
1
描述
CLK0 （ T&C ）
版权所有
版权所有
版权所有
CLK2 （ T&C ）
CLK3 （ T&C ）
版权所有
版权所有
字节6 ：输出控制
（ 1 =允许， 0 =禁用）
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
-
-
-
-
24,
25
-
26,
27
-
PWD
1
1
1
1
1
1
1
1
描述
RESER VED
RESER VED
RESER VED
RESER VED
CLK4 （ T&C ）
RESER VED
CLK5 （ T&C ）
RESER VED
注： PWD =上电默认
0539E—07/18/03
2
ICS93722
绝对最大额定值
电源电压（ VDD & AVDD ） 。 。 。 。 。 。 。 。 。 。
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
工作环境温度。 。 。 。 。 。 。 。 。
外壳温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
-0.5V至3.6V
GND -0.5 V到V
DD
+0.5 V
0 ° C至+ 85°C
115°C
-65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在技术规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 70 ℃;电源电压V
DD
= 2.5 V +/- 0.2V （除非另有说明）
参数
输入高电流
输入低电平电流
工作电源电流
输出高电流
输出高电流
高阻抗输出
当前
输入钳位电压
高电平输出电压
低电平输出电压
输入电容
1
1
符号
I
IH
I
IL
I
DD2.5
I
DDPD
I
OH
I
OL
I
OZ
V
IK
V
OH
V
OL
C
IN
C
OUT
条件
V
IN
= V
DD
或GND
V
IN
= V
DD
或GND
C
L
= 0 pF的133兆赫
C
L
= 0 pF的
V
DD
= 2.3V, V
OUT
= 1V
V
DD
= 2.3V, V
OUT
= 1.2V
V
DD
= 2.7V, V
OUT
= V
DD
或GND
I
IN
= -18毫安;
V
DD
=最小值到最大值，我
OH
= -1mA
V
DD
= 2.3V ，我
OH
= -12mA
V
DD
=最小值到最大值，我
OH
= 1毫安
V
DD
= 2.3V ，我
OH
= 12毫安
V
IN
= V
DD
或GND
V
OUT
= V
DD
或GND
民
典型值
最大
单位
A
A
275
-43
26
43
325
100
-18
mA
A
mA
mA
10
A
V
2.1
2.42
1.87
0.04
0.35
3
0.1
0.6
V
V
V
V
pF
pF
输出电容
1.由设计保证，而不是100 ％生产测试。
0539E—07/18/03
3
ICS93722
推荐工作条件
T
A
= 0 - 70 ℃;电源电压AV
DD
, V
DD
= 2.5 V +/- 0.2V （除非另有说明）
参数
模拟/内核电源电压
输入电压电平
Inpu占空比
最大输入抖动
符号
V
DD
， AV
DD
V
IL
V
IH
I
DC
I
TCYC
V
DD
/2 + 0.5V
40
60
500
ps
条件
民
2.3
典型值
2.5
最大
2.7
V
DD
/2 - 0.5V
单位
V
V
V
时序要求
T
A
= 0 - 70 ℃;电源电压AV
DD
, V
DD
= 2.5 V +/- 0.2V （除非另有说明）
参数
工作时钟频率
输入时钟的占空比
时钟稳定
1
1
1
符号
频率
op
d
TIN
t
刺
条件
民
66
40
典型值
最大
200
60
100
单位
兆赫
%
s
从V
DD
= 2.5V至1 ％的目标
频率
1.由设计保证，而不是100 ％生产测试。
开关特性
T
A
= 0 - 70 ℃;电源电压V
DD
= 2.5 V +/- 0.2V （除非另有说明）
参数
绝对抖动
1
循环周期抖动
1,2
相位误差
1
1
符号
T
刺戳
T
CYC- CYC
t
（相位误差）
T
SKEW
T
skewp
D
C
t
R
, t
F
条件
66兆赫
100 - 200兆赫
66兆赫
100 - 200兆赫
CLK_INT到FB_INT
V
T
= 50%
V
T
= 50 ％，66兆赫至100兆赫
V
T
= 50 ％ ， 101 MHz至167 MHz的
单端20 - 80 ％
负载= 120Ω / 12 pF的
民
典型值
最大
120
75
单位
ps
ps
ps
ps
ps
%
ps
50
25
-150
50
70
49.5
49
450
50
50
550
110
65
150
100
100
50.5
51
950
输出到输出偏斜
脉冲偏差
1
占空比（差）
1,3
上升时间，下降时间
1
1.由设计保证，而不是100 ％生产测试。
2.指transistion非反相输出。
3.在脉冲偏移是在频率几乎是恒定的，在更高的频率，占空比误差增大。
这是由于下式：占空比=吨
wH
/ t
C
，其中所述循环时间（t
C
）随频率的增加而增加。
0539E—07/18/03
4
ICS93722
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
欲了解更多信息，请联系ICS为我
2
C语言编程应用笔记。
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D4
(H)
ICS时钟将
应答
控制器（主机）发送一个哑命令代码
ICS时钟将
应答
控制器（主机）发送一个空字节计数
ICS时钟将
应答
控制器（主机）开始发送第一个字节（字节0）
通过6个字节
ICS时钟将
应答
每个字节
一次一个。
控制器（主机）发送一个停止位
如何写：
控制器驱动R（主机）
开始位
地址
D4
(H )
假命令代码
ICS （ SLA VE /重新CE IVE R）
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发出读地址D5
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器（主机）确认
ICS时钟发送一个字节
（字节0）到字节6
控制器（主机）需要确认每个字节
控制器（主机）将发送一个停止位
如何阅读：
控制器驱动R（主机）
开始位
地址
D5(
H )
ICS （ SLA VE /重新CE IVE R）
说明
说明
虚拟字节数
说明
字节数
确认
BYTE 0
说明
确认
BYTE 0
1个字节
说明
确认
1个字节
2字节
说明
确认
2字节
BYTE 3
说明
确认
BYTE 3
4个字节
说明
确认
4个字节
BYTE 5
说明
确认
BYTE 5
6字节
说明
确认
停止位
6字节
说明
停止位
注意事项：
1.
2.
3.
4.
5.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器中的数据
VERI网络阳离子。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用"Block - Writes"从
控制器。该字节必须按顺序访问，从最低到最高字节与停止能力
之后的任何完整的字节已经转移。上面显示的命令代码和字节数必须是
发送，但数据被忽略对于这两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
6.
0539E—07/18/03
5
QQ：2881677436 复制
