集成
电路
系统公司
ICS932S200
频率时序发生器的双服务器/工作站系统
概述
该ICS932S200是用于双CPU的时钟发生器
的ServerWorks HE -T ， HE- SL -T ， LE -T芯片组的P III型
处理器的双CPU系统。单端CPU
时钟提供比1.5V / ns的转换时间由快
2个CPU针脚并联连接到每个处理器。
扩展频谱可以通过驱动使能
SPREAD ＃引脚活跃。扩频一般
降低了系统的电磁干扰8分贝至10dB 。这简化了
而不诉诸板设计EMI资质
迭代或昂贵的屏蔽。该
ICS932S200
员工
专有的闭环设计，它紧紧地控制
过程散布在的百分比和
的温度变化。
特点
生成下面的系统时钟：
- 6个CPU时钟（ 2.5V ， 100 / 133MHz的）
- 6个PCI时钟，包括1自由运行（ 3.3V ，
33MHz)
- 3 IOAPIC时钟（ 2.5V ， 16.67MHz ）
- 2固定频率时钟为66MHz （ 3.3V ， 66MHz的）
- 2 REF时钟（ 3.3V ， 14.318MHz ）
- 1个USB时钟（ 3.3V ， 48MHz的）
通过PD ＃高效的电源管理，
CPU_STOP ＃和PCI_STOP ＃ 。
CPU的典型值为0.5％下降扩频调制， PCI ，
IOAPIC和3V66输出时钟。
使用外部14.318MHz晶振。
主要技术参数：
CPU输出抖动： 150ps的
IOAPIC输出抖动： 250PS
3V66 ， PCI输出抖动： 250PS
CPU输出偏斜： <175ps
PCI输出偏斜： <500ps
3V66输出偏斜<250ps
IOAPIC输出偏斜<250ps
CPU为3V66输出失调： 0 - 1.5ns （ CPU引脚）
CPU与PCI输出失调： 1.5 - 4.0ns （ CPU引脚）
CPU为APIC输出失调： 1.5 - 4.0ns （ CPU
导致）
引脚配置
GND
REF0
REF1
VDD
X1
X2
GND
GND
PCICLK_F
VDD
PCICLK0
PCICLK1
GND
PCICLK2
PCICLK3
VDD
VDD
PCICLK4
GND
GND
GND
VDD
VDD
GND
3V66_0
3V66_1
VDD
SEL百分之一百三十三＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDDL
IOAPIC2
IOAPIC1
IOAPIC0
GND
VDDL
CPUCLK5
CPUCLK4
GND
VDDL
CPUCLK3
CPUCLK2
GND
VDDL
CPUCLK1
CPUCLK0
GND
VDD
GND
PCI_STOP ＃
CPU_STOP ＃
PD ＃
SPREAD ＃
SEL1
SEL0
VDD
48MHz
GND
框图
PLL2
48MHz
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
2
REF（ 1：0 ）
中央处理器
Divder
6
CPUCLK （ 5:0）
IOAPIC
Divder
3
IOAPIC （2 ：0）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
SPREAD ＃
SEL百分之一百三十三＃
SEL0
SEL1
控制
逻辑
PCI
Divder
停止
5
PCICLK （4 ：0）
PCICLK_F
56引脚300密耳SSOP
56引脚240密耳TSSOP
CONFIG 。
注册。
3V66
Divder
2
3V66 (1:0)
0427C—07/03/02
ICS932S200
ICS932S200
引脚说明
引脚数
1, 7, 8, 13, 19
20, 21, 24, 29,
38, 40, 44, 48,
52
3, 2
4,. 10, 16, 17,
22, 23, 27, 31,
39
5
6
9
18, 15, 14,
12, 11
26, 25
28
30
33, 32
34
引脚名称
TYPE
描述
GND
PWR
GND引脚
REF（ 1：0 ）
VDD
X1
X2
PCICLK_F
PCICLK （4 ：0）
3V66 (1:0)
SEL百分之一百三十三＃
48MHz
SEL （1： 0）
SPREAD ＃
OUT
PWR
IN
OUT
OUT
OUT
OUT
IN
OUT
IN
IN
14.318MHz的参考时钟输出电压为3.3V
电源引脚3.3V
XTAL_IN 14.318MHz晶振输入
XTAL_OUT晶振输出
自由运行PCI时钟不会影响PCI_STOP ＃
PCI时钟输出电压为3.3V 。同步于CPU的时钟。
66MHz的输出电压为3.3V 。这些输出时停止CPU_STOP ＃是
积极推动..
这将选择的频率为CPU和CPU / 2输出。高=
为133MHz ，低= 100MHz的
固定的48MHz的时钟输出。 3.3V
功能选择管脚。见真值表细节。
使扩频时有效（低） 。调节所有的CPU ， PCI ，
IOAPIC和3V66时钟。不影响REF和48MHz的时钟。
0.5 ％下调扩频调制。
这种异步输入功率下来的芯片驱动器时有效（低） 。
内部的PLL被禁用，所有的输出时钟保持为低
状态。
这台异步输入将暂停CPUCLK的3V66时钟的逻辑"0"
当驱动为有效（低） 。
当这个驱动异步输入将暂停PCICLK在logic"0"
活性（低） 。 PCICLK_F不受该输入。
电源引脚2.5V
主机总线时钟输出在2.5V 。 133MHz的100MHz的还是取决于国家
的SEL 133 / 100MHz的。
IOAPIC时钟的2.5V 。同步与CPUCLKs ，但固定在
16.67MHz.
35
PD ＃
IN
36
37
43, 47, 51, 56
50, 49, 46,
45, 42, 41
55, 54, 53
CPU_STOP ＃
PCI_STOP ＃
VDDL
CPUCLK （ 5:0）
IOAPIC （2 ：0）
IN
IN
PWR
OUT
OUT
0427C—07/03/02
2
ICS932S200
频率选择：
SEL
SEL1 SEL0
133/100#
0
0
0
0
0
1
0
0
1
1
1
1
1
1
0
0
1
1
0
1
0
1
0
1
中央处理器
兆赫
高阻
不适用
100
3V66
兆赫
高阻
不适用
66.6
PCI
兆赫
高阻
不适用
33.3
48
兆赫
高阻
不适用
高阻
REF
兆赫
高阻
不适用
14.318
IOAPIC
兆赫
高阻
不适用
16.67
评论
三州
版权所有
48MHz的PLL
残
测试模式（ 1 ）
版权所有
100
66.6
33.3
48.0
TCLK / 2 TCLK / 4 TCLK / 8 TCLK / 2
不适用
不适用
不适用
不适用
133
66.6
33.3
高阻
133
66.6
33.3
48.0
14.318
16.67
TCLK TCLK / 16
不适用
不适用
14.318
16.67
14.318
16.67
注意：
1. TCLK是一个测试时钟测试模式驱动的X1输入。
ICS932S200电源管理功能：
CPU_STOP ＃
X
0
0
1
1
PD ＃
0
1
1
1
1
PCI_STOP ＃ CPUCLK IOAPIC
X
0
1
0
1
低
低
低
ON
ON
低
ON
ON
ON
ON
3V66
低
低
低
ON
ON
PC I
低
低
ON
低
ON
PCI_F
低
ON
ON
ON
ON
REF 。
48MHz
低
ON
ON
ON
ON
OSC
关闭
ON
ON
ON
ON
压控振荡器
关闭
ON
ON
ON
ON
注意：
1.低意味着保持静态低至每延时的要求下页输出。
2，灯亮表示处于活动状态。
3. PD ＃被拉至低电平，影响所有的输出，包括REF和48 MHz的输出。
4.所有3V66以及所有CPLU时钟应停止清洁时CPU_STOP ＃被拉低。
5. IOAPIC （REF） 48兆赫的信号不是由CPU_STOP ＃的功能控制，并且被使能所有在所有条件下
除了PD ＃ =低
0427C—07/03/02
3
ICS932S200
电源管理要求：
潜伏期
SINGAL
葛州
0（禁用）
1 （启用）
0（禁用）
1 （启用）
1（正常操作）
0 （断电）
的上升沿号
PCICLK
1
1
1
1
3mS
2max.
CPU_STOP
PCI_STOP ＃
PD ＃
注意：
1.时钟开/关等待时间的自由运行PCICLKs上升沿数定义的时钟禁止进入
低/高的第一个有效时钟散发出来的设备。
2.启动等待时间，当PWR_DWN ＃变为无效（高电平时的第一个有效时钟从设备dirven来。
CPU_STOP ＃时序图
CPU_STOP ＃是一个异步输入到时钟合成器。它是用来关闭CPU和3V66的时钟
低功耗运行。 CPU_STOP ＃被异步置位由外部时钟控制逻辑的上升沿
的自由运行PCI时钟（因而CPU时钟） ，并且必须在内部同步到外部输出。所有其他
时钟会继续运行，而CPU的时钟被禁止。在CPU时钟必须始终处于低状态来停止
并开始以这样的方式，以保证在高脉冲宽度为一个完整的脉冲。
CPUCLK
（内部）
PCICLK
（内部）
CPU_STOP ＃
PCI_STOP ＃
PD ＃
CPUCLK
（ externall ）
（ externall ）
3V66
注意事项：
1.所有定时是参照内部CPUCLK 。
2.内部标签装置的芯片内部，只是一个参考。
这实际上可能不是这样，该控制设计。
3. 3V66时钟也停止/启动前
4. PD ＃和PCI_STOP ＃显示在一个高的状态。
图5.相对于133MHz的显示。类似的操作时，
CPU为100MHz
0427C—07/03/02
4
ICS932S200
PCI_STOP ＃时序图
PCI_STOP ＃是一个输入到时钟合成器和必须进行同步于时钟驱动PCICLK_F输出。
它被用于关闭在PCI时钟为低功耗操作。需要PCI时钟处于低状态，应停止
开始，这样一个完整的高脉冲宽度保证。
PCICLK_F只有一个上升沿被允许
钟后，
控制逻辑转换为PCI输出成为启用/禁用。
CPUCLK
（内部）
PCICLK
（内部）
CPU_STOP ＃
PCI_STOP ＃
PD ＃
PCICLK
（ externall ）
注意事项：
1.所有时序参考CPUCLK 。
2.内部装置的芯片内。
3.所有其他时钟继续运行不受干扰。
4. PD ＃和CPU_STOP ＃显示在一个高的状态。
图5.相对于133MHz的显示。当CPU为100MHz类似的操作。
0427C—07/03/02
5
QQ：2881677436 复制
