集成
电路
系统公司
ICS9248-72
初步产品预览
频率时序发生器奔腾II系统
概述
该
ICS9248-72
是一个主时钟合成器芯片奔腾
使用Rambus的DRAM的接口II为基础的系统。该芯片
提供了所需的所有这样的系统中的时钟一起使用时
与直接Rambus的时钟发生器（ DRCG ）芯片，如
该ICS9211-01 。
扩频可以通过驱动扩散＃启用
引脚有效。扩展频谱通常是通过降低系统的EMI
8分贝至10dB 。这简化了EMI认证，而不诉诸
登上设计迭代或昂贵的屏蔽。该
ICS9248-
72
采用专有的闭环设计，紧密
控制散布在处理的比例和
的温度变化。
该CPU / 2时钟输入的DRCG 。
特点
高达200MHz的频率支持。
断电功能。
扩频电磁干扰控制
（ 0 ?? 0.5 ％下调蔓延， + 0.25 ％传播中心）
I
2
C接口。
VDDL=2.5V,VDD=3.3V
CPU输出抖动： <250ps
CPU / 2输出抖动。 <250ps
IOAPIC输出抖动： <500ps
为48MHz ， 3V66 ， PCI输出抖动： <500ps
参考输出抖动。 <1000ps
CPU输出偏斜： <175ps
IOAPIC输出偏斜<250ps
PCI输出偏斜： <500ps
3V66输出偏斜<250ps
CPU为3V66输出失调： 0.0 - 1.5ns （ CPU引脚）
3V66到PCI输出偏置： 1.5 - 4.0ns （ 3V66线索）
CPU为IOAPIC输出失调1.5 - 4.0ns （ CPU引出）
关键指标
框图
引脚配置
48引脚SSOP
* 250K欧姆的上拉至VDD上注明的投入。
1.These引脚会有2X驱动力
9248-72 B版99年7月28日
产品预览文档包含新的信息
在产品开发的取样或试生产阶段。
特征数据和其他规格如有变更，
恕不另行通知。
ICS9248-72
初步产品预览
电源组：
VDDREF ， GNDREF = REF时， X1，X2
GNDPCI ， VDDPCI = PCICLK
VDD66 ， GND66 = 3V66
VDD48 ， GND48 = 48MHz的
VDDCOR ， GNDCOR = PLL内核
VDDLCPU / 2 ， GNDLCPU / 2 = CPU / 2
VDDLIOAPIC ， GNDIOAPIC = IOAPIC
引脚说明
引脚数
1, 45, 46
2
3, 24, 29, 33
4
5
6, 14, 20, 26, 32
8, 7
9,17
19, 18, 16, 15, 13,
12, 11, 10
23, 22, 21
25
引脚名称
IOAPIC [2 ：0]的
REF0
VDD
X1
X2
GND
FS [ 2 ：1]
PCICLK [1 ：0]的
VDDpci
PCICLK [9：2 ]
3V66
SEL百分之一百三十三＃
FS0
TYPE
产量
产量
动力
输入
产量
动力
IN
产量
动力
产量
产量
输入
IN
产量
IN
产量
IN
输入
IN
0utput
动力
动力
产量
动力
动力
动力
描述
2.5V IOAPIC时钟输出
3.3V ， 14.318 MHz参考时钟输出。
3.3 V电源
14.318 MHz的晶振输入
14.318 MHz的晶振输出
地
频率选择引脚。锁存输入determins的CPU & PCI频率。
3.3 V PCI时钟输出，产生时序要求
3.3 V电源为PCI时钟输出
3.3 V PCI时钟输出
3.3 V 66 MHz的时钟输出，固定频率时钟通常使用的AGP
控制时钟的CPU上的输出引脚的频率。如果逻辑"0"使用的
100MHz的频率被选择。如果逻辑"1"被使用时， 133兆赫的频率是
选择。 PCI时钟复以33.3兆赫两种选择的情况下运行。
频率选择引脚。锁存输入determins的CPU & PCI频率。
3.3 V 48 MHz的时钟输出，固定频率时钟通常使用的USB
器件
48/24 MHz的选择选项。低电平有效= 48 MHz的输出。高电平= 24
兆赫
3.3V 48或24 MHz的时钟输出，固定频率时钟通常与
USB设备。
I2C输入时钟输入
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。内部时钟被禁止和VCO和晶体是
停了下来。
因为我的数据输入
2
C串行输入。
2.5 V的CPU和主机时钟输出
2.5 V电源为CPU和主机时钟输出
地面为CPU和主机时钟输出
输出1/2 CPU时钟frequency.Synchronous运行到CPU输出。
2.5 V电源为CPU / 2时钟输出
地面IOAPIC时钟
地面14.318 MHz的参考时钟输出
27
48兆赫
SEL24/48
28
24_48MHz#
30
31
34
36, 35
37, 40
41
42
43
47
48
SCLK
PD ＃
SDATA
CPUCLK [1 ：0]的
VddLCPU
GNDLCPU/2
CPU/2
VDDLCPU/2
GNDLIOAPIC
GNDREF
2
ICS9248-72
初步产品预览
的功能
V
DD
= 3.3V±5%, V
DDL
= 2.5V ±5％ ：TA = 070 ℃下
晶体（ X1，X2） = 14.31818MHz
SEL133/100#
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
FS2
（兆赫）
1
FS1
（兆赫）
1
1
0
FS0
（兆赫）
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
中央处理器
（兆赫）
133.30
138.01
142.91
147.95
152.49
156.99
162.02
180.00
100.23
105.00
113.99
120.00
128.51
200.01
170.03
66.82
CPU/2
（兆赫）
66.65
69.01
71.45
73.98
76.24
78.49
81.01
89.99
50.11
52.49
56.99
59.99
64.25
100.00
85.01
33.40
PCI
（兆赫）
33.325
34.505
35.725
36.99
38.12
39.245
40.505
30.00
33.405
35
37.83
40.00
32.125
33.33
28.33
33.40
3V66
（兆赫）
66.65
69.01
71.45
73.98
76.24
78.49
81.01
60.00
66.81
70.00
75.66
80.00
64.25
66.66
56.66
66.80
IOAPIC
（兆赫）
16.66
17.25
17.86
18.49
19.06
19.62
20.25
15.00
16.70
17.50
18.91
20.00
16.06
16.66
14.16
16.7
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
ICS9248-72电源管理功能：
PD ＃
0
1
CPUCLK CPU / 2 IOAPIC
低
ON
低
ON
低
ON
3V66
低
ON
PCI
低
ON
PCI_F
低
ON
REF 。
48MHz
低
ON
OSC
关闭
ON
压控振荡器
关闭
ON
注意：
1.低意味着保持静态低至每延时的要求下页输出。
2，灯亮表示处于活动状态。
3. PD ＃被拉至低电平，影响所有的输出，包括REF和48 MHz的输出。
电源管理要求：
潜伏期
SINGAL
葛州
1（正常操作）
0 （断电）
上升沿的第
PCICLK的
3mS
2max.
PD ＃
注意：
开/关延时的时钟禁用之间自由运行PCICLKs上升沿的数量界定1.时钟变低/
高第一个有效时钟散发出来的设备。
2.启动等待时间，当PWR_DWN ＃变为无效（高电平时的第一个有效时钟从设备dirven来。
3
ICS9248-72
初步产品预览
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
欲了解更多信息，请联系ICS为我
2
C语言编程应用笔记。
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送一个哑命令代码
ICS时钟将
应答
控制器（主机）发送一个空字节计数
ICS时钟将
应答
控制器（主机）开始发送第一个字节（字节0）
经过5个字节
ICS时钟将
应答
每个字节
一次一个。
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器（主机）确认
ICS时钟发送一个字节
（字节0）字节5
控制器（主机）需要确认每个字节
控制器（主机）将发送一个停止位
如何写：
控制器（主机）
开始位
地址
D2
(H)
假命令代码
ICS （从/接收器）
如何阅读：
控制器（主机）
开始位
地址
D3
(H)
ICS （从/接收器）
确认
确认
虚拟字节数
确认
字节数
确认
确认
BYTE 0
BYTE 0
确认
1个字节
确认
1个字节
确认
2字节
确认
2字节
确认
BYTE 3
确认
BYTE 3
确认
4个字节
确认
4个字节
确认
BYTE 5
确认
BYTE 5
确认
停止位
确认
停止位
注意事项：
1.
2.
3.
4.
5.
6.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器，用于验证的数据。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用"Block - Writes"从控制器。该
字节必须按顺序访问，从最低到最高字节与停止后的任何完整的字节的能力
已被转移。上面显示的命令代码和字节数必须发送，但数据被忽略的那些
两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
4
QQ：2880707522 复制
