集成
电路
系统公司
ICS9248-65
频率时序发生器奔腾II
系统
特点
生成下面的系统时钟：
- 3个CPU时钟（ 2.5V ， 100 / 133MHz的）
- 10 PCI时钟，包括1自由运行
（ 3.3V ， 33.3MHz ）
- 1 CPU / 2个时钟（ 2.5V ， 50 / 66.6MHz频率范围内）
- 1 IOAPIC时钟（ 2.5V ， 16.67MHz ）
- 3固定频率66MHz的时钟（ 3.3V ， 66.6MHz频率范围内）
- 2 REF时钟（ 3.3V ， 14.318MHz ）
- 1个USB时钟（ 3.3V ， 48MHz的）
通过PD ＃有效的电源管理。
在CPU 0至-0.5 ％的典型下来扩频调制， PCI ，
IOAPIC ， 3V66和CPU / 2输出时钟。
使用外部14.318MHz晶振。
关键指标
CPU输出抖动： <250ps
CPU / 2输出抖动。 <250ps
IOAPIC输出抖动： <500ps
为48MHz ， 3V66 ， PCI输出抖动： <500ps
PCI输出抖动。 <500ps
参考输出抖动。 <1000ps
CPU 0 ： 2输出偏斜： <175ps
PCI_F ， PCI 1 ： 7输出偏斜： <500ps
3V66_0 ： 2输出偏斜<250ps
CPU为3V66_0 ： 2输出失调： 0.0 - 1.5ns （ CPU引脚）
3V66到PCI输出偏置： 1.5 - 为4ns （ CPU引脚）
CPU为IOAPIC输出失调1.5 - 4.0ns （ CPU引出）
框图
引脚配置
48引脚SSOP
第三方的品牌和名称均为其各自所有者的财产。
9248-65 C版本99年7月28日
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-65
概述
该
ICS9248-65
是一个主时钟合成器芯片奔腾
使用Rambus的DRAM的接口II为基础的系统。该芯片
提供了所需的所有这样的系统中的时钟一起使用时
与直接Rambus的时钟发生器（ DRCG ）芯片，如
该ICS9211-01 。
扩频可以通过驱动扩散＃启用
引脚有效。扩展频谱通常是通过降低系统的EMI
8分贝至10dB 。这简化了EMI无资质
诉诸板设计迭代或昂贵的屏蔽。该
ICS9248-65
采用专有的闭环设计，
严格控制散布在处理的比例
和温度的变化。
该CPU / 2时钟输入的DRCG 。
电源组：
VDDREF ， GNDREF = REF时， X1，X2
GNDPCI ， VDDPCI = PCICLK
VDD66 ， GND66 = 3V66
VDD48 ， GND48 = 48MHz的
VDDCOR ， GNDCOR = PLL内核
VDDLCPU / 2 ， GNDLCPU / 2 = CPU / 2
VDDLIOAPIC ， GNDIOAPIC = IOAPIC
引脚说明
引脚号
1,2
REF
3, 9, 17, 24,
VDD
28, 34
4
X1
5
X2
6,14, 20, 26,
GND
33, 45, 48
7
PCICLK_F
8,10,11,12,13,
PCICLK （ 1:9）
15,16,18,19
21,22,23
3V66
25
SEL
133/100#
48兆赫
SEL （0： 1）
SPREAD ＃
PD ＃
GNDLCPU
CPUCLK
(0:2)
VddLCPU
GNDLCPU/2
CPU/2
VDDLCPU/2
IOAPIC （0： 1）
VDDIOAPIC
TYPE
产量
动力
输入
产量
动力
产量
产量
产量
输入
3.3 V电源为时钟输出。
14.318 MHz的晶振输入
14.318 MHz的晶振输出
地面时钟输出
描述
3.3V ， 14.318 MHz参考时钟输出。
3.3伏的自由运行PCI时钟输出，将不会由PCI_STOP ＃停止
3.3 V PCI时钟输出，产生时序要求
3.3 V 66 MHz的时钟输出，固定频率时钟通常使用的AGP
控制时钟的CPU上的输出引脚的频率。如果逻辑"0"使用的
100MHz的频率被选择。如果逻辑"1"被使用时， 133兆赫的频率是
选择。 PCI时钟复以33.3兆赫两种选择的情况下运行。
3.3 V 48 MHz的时钟输出，固定频率时钟通常使用的USB
器件
频率选择引脚，逻辑输入。
上电扩频启用选项。低电平有效=扩频时钟
启用。高电平=扩频时钟禁用。
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。内部时钟被禁止和VCO和晶体是
停了下来。
地面为CPU和主机时钟输出
2.5 V的CPU和主机时钟输出
2.5 V电源为CPU和主机时钟输出
地面为CPU和主机时钟输出
输出1/2 CPU时钟frequency.Synchronous运行到CPU输出。
2.5 V电源为CPU / 2时钟输出
2.5V固定16.6兆赫IOAPIC时钟输出
2.5V电源IOAPIC时钟
27
29,30
31
32
35,39
36,37,40
38,41
42
43
44
46
47
产量
输入
产量
输入
动力
0utput
动力
动力
产量
动力
产量
动力
2
ICS9248-65
频率选择：
SEL
SEL1 SEL0
133/100#
0
0
0
0
0
1
0
0
1
1
1
1
1
1
0
0
1
1
0
1
0
1
0
1
中央处理器
兆赫
高阻
不适用
100
CPU/2
兆赫
高阻
不适用
50
3V66
兆赫
高阻
不适用
66.6
PCI
兆赫
高阻
不适用
33.3
48
兆赫
高阻
不适用
高阻
REF
兆赫
高阻
不适用
14.318
IOAPIC
兆赫
高阻
不适用
16.67
评论
三州
版权所有
48MHz的PLL
残
测试模式（ 1 ）
版权所有
10 0
50
TCLK / 2 TCLK / 4
不适用
不适用
133.3
66
133.3
66
66.6
33.3
48
TCLK / 4 TCLK / 8 TCLK / 2
不适用
不适用
不适用
66
33
高阻
66
33
48
14.318
16.67
TCLK TCLK / 16
不适用
不适用
14.318
16.67
14.318
16.67
注意：
1. TCLK是一个测试时钟测试模式驱动的X1输入。
ICS9248-65电源管理功能：
PD ＃
0
1
CPUCLK CPU / 2 IOAPIC
低
ON
低
ON
低
ON
3V66
低
ON
PCI
低
ON
PCI_F
低
ON
REF 。
48MHz
低
ON
OSC
关闭
ON
压控振荡器
关闭
ON
注意：
1.低意味着保持静态低至每延时的要求下页输出。
2，灯亮表示处于活动状态。
3. PD ＃被拉至低电平，影响所有的输出，包括REF和48 MHz的输出。
电源管理要求：
晚NCY
SINGAL
葛州
1（正常操作）
0 （断电）
对RIS ING DGE s否
PCICLK的
3mS
2max.
PD ＃
注意：
开/关延时的时钟禁用之间自由运行PCICLKs上升沿的数量界定1.时钟变低/
高第一个有效时钟散发出来的设备。
2.启动等待时间，当PWR_DWN ＃变为无效（高电平时的第一个有效时钟从设备dirven来。
3
ICS9248-65
PD ＃时序图
掉电选项用于将部分进入一个非常低的状态，而不电源关闭的部分。 PD ＃是
异步低电平输入。这个信号所需要的时钟掉电之前，要同步的内部到器件
合成器。
内部时钟没有运行后，该设备被置于断电。当PD ＃是低电平有效的所有时钟需要被驱动到
低价值和之前关闭压控振荡器和晶体举行。上电延时必须是小于3毫秒。掉电
等待时间应该是尽可能地短，但符合以下所示的顺序要求。 PCI_STOP ＃和CPU_STOP ＃
被认为是做在掉电操作不问津。在REF和48MHz的时钟，预计到停止
尽快低状态。由于内部逻辑的状态，停止并保持在该参考时钟输出
低状态，可能需要一个以上的时钟周期来完成。
注意事项：
1.所有定时是参照内部CPUCLK （定义为ICS9248设备的内侧）。
2.如图所示，输出停止低的下一个下降沿后PD ＃变低。
3. PD ＃是一个异步输入和亚稳条件可能存在。这个信号这部分内是同步的。
4.对VCO和水晶信号的阴影部分表示一个有效时钟。
图5.相对于133MHz的显示。当CPU为100MHz类似的操作。
4
ICS9248-65
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7.0 V
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5 V到V
DD
+0.5 V
工作环境温度。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些评级
只有与设备，在这些或以上的任何其他条件的功能操作中所列出的规格压力
规范的业务部门是不是暗示。暴露在绝对最大额定值条件下长时间
可能会影响产品的可靠性。
组偏移
组
CPU为3V66
3V66到PCI
CPU为IOAPIC
OFFSET
0.0-1.5ns CPU线索
1.5-4.0ns 3V66线索
1.5-4.0nS CPU线索
量测负荷
CPU @ 20pF的， 3V66 @ 30pF的
3V66 @ 30pF的， PCI @ 30pF的
CPU @ 20pF的， IOAPIC @ 20pF的
测量点
CPU @ 1.25V ， 3V66 @ 1.5V
3V66 @ 1.5V ， PCI 1.5V @
CPU @ 1.25V ， IOAPIC @ 1.5V
无德： 1 。所有的O ffsets要成为MEAS ü以g EDG ES红在RIS 。
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 70 ℃;电源电压V
DD
= VDDL = 3.3V ±5 ％ ， （除非另有说明）
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输入低电平电流
符号
V
IH
V
IL
I
IH
I
IL1
I
IL2
I
DD3.3OP 100
I
DD3.3OP 133
I
DD3.3OP 144
I
DD3.3OP 154
I
DD3.3P
F
i
C
IN
C
INX
T
TRANS
T
s
1
条件
民
2
V
SS
-0.3
-5
-200
典型值
操作
掉电
电源电流
输入频率
输入电容
1
转换时间
1
建立时间
1
CLK稳定
V
IN
= V
DD
V
IN
= 0 V ;输入没有上拉电阻
V
IN
= 0 V ;输入上拉电阻
C
L
= 0 pF的;选择@ 100 MHz的
C
L
= 0 pF的;选择@ 133.3兆赫
C
L
= 0 pF的;选择@ 144 MHz的
C
L
= 0 pF的;选择@ 154 MHz的
C
L
= 0 pF的; PWRDWN ＃ = 0
V
DD
= 3.3 V
逻辑输入
X1 & X2引脚
到目标频率的第一通道。
从渡月1日至1 ％的目标频率。
从V
DD
= 3.3 V至1 ％的目标频率。
0.1
2.0
-100
65
71
75
78
64
14.318
36
1
0.5
最大单位
V
DD
+0.3
V
0.8
V
A
5
A
A
160
mA
200
16
5
45
3
3
A
兆赫
pF
pF
ms
ms
ms
12
27
T
刺
SKEW
SKEW
SKEW
1
1
1
1
t
CP U- P CI
t
CP U- 3V66
t
3V66 -P CI
V
T
= 1.5 V; V
TL
= 1.25 V
V
T
= 1.5 V; V
TL
= 1.25 V
V
T
= 1.5 V
1.5
2.4
1.4
1.4
4
1.5
4
ns
ns
ns
通过设计保证，而不是100 ％生产测试。
5
QQ：2880707522 复制
