集成
电路
系统公司
ICS9248-64
AMD-K7
TM
系统时钟芯片
概述
该
ICS9248-64
是一个主时钟信号综合器芯片为AMD-
K7的系统。这将提供这样所有的时钟
用零延迟缓冲器芯片，如使用时系统
该ICS9179-06 。
扩频可以通过驱动扩散＃启用
引脚有效。扩展频谱通常是通过降低系统的EMI
8分贝至10dB 。这简化了EMI无资质
诉诸板设计迭代或昂贵的屏蔽。该
ICS9248-64
采用专有的闭环设计，
严格控制过程传播过的百分比
的温度变化。
特点
生成下面的系统时钟：
- 3差分对漏极开路输出的CPU时钟
（ 1.5V外部
拉;高达133MHz的） 。
- 8个PCI包括1自由运行（ 3.3V ） @ 33.3MHz 。
- 2 AGP （ 3.3V ）至66.6MHz频率范围内。
- 2 REF(3.3V)@14.318MHz
- 1为48MHz （ 3.3V ）
- 24 / 48MHz的（ 3.3V ）
歪斜的特点：
- CPU -CPU<250ps
- CPUt - CPUC <200ps （差分对）
- PCI - PCI ： <500ps
- CPU - SDRAM_OUT ： < 250PS
- CPU - AGP <500ps
通过PD ＃高效的电源管理， PCI_STOP ＃
和CPU_STOP ＃ 。
为降低EMI的扩频选项
（ -1.0 ％向下蔓延） 。
使用外部14.318 MHz的晶振
框图
引脚配置
*FS0/REF0
*FS1/REF1
GNDREF
X1
X2
GNDPCI
PCICLK_F
PCICLK0
VDDpci
PCICLK1
PCICLK2
GNDPCI
PCICLK3
PCICLK4
VDDpci
PCICLK5
PCICLK6
VddAGP
AGP0
AGP1
GNDAGP
VDD48
48MHz
SEL24_48#/24-48MHz
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDref
GNDSD
SDRAM_out
VddSD
版权所有
CPUCLKC2
CPUCLKT2
GNDCPU
CUCLKC1
CPUCLKT1
GND
CPUCLKC0
CPUCLKT0
版权所有
VDD
GND
PCI_STOP ＃
CPU_STOP ＃
PD ＃
SPREAD ＃
TEST ＃
SDATA
2
我知道了
SCLK
GND48
ICS9248-64
{
48引脚SSOP
*上显示输入内部120K上拉电阻
AMD -K是Advanced Micro Devices公司的商标。
9248-64 C版本01年3月19日
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-64
引脚说明
引脚数
1, 2
3
4
5
6, 12
7
8, 10, 11, 13,
14,16,17
9, 15
18
19, 20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35, 44
36, 39, 42,
37, 40, 43
38, 41
45
46
47
48
引脚名称
FS（ 0：1 ）
REF （0： 1）
GNDREF
X1
X2
GNDPCI
PCICLK_F
PCICLK （0： 6）
VDDpci
VddAGP
AGP （0： 1）
GNDAGP
VDD48
48MHz
SEL24-48#
24-48MHz
GND48
SCLK
SDATA
TEST ＃
SPREAD ＃
PD ＃
CPU_STOP ＃
PCI_STOP ＃
GND
VDD
版权所有
CPUCLKT （0 ：2）的
CPUCLKC （0 ：2）的
GNDCPU
VddSD
SDRAM_out
GNDSD
VDDref
TYPE
IN
OUT
PWR
IN
OUT
PWR
OUT
OUT
PWR
PWR
OUT
PWR
PWR
OUT
IN
OUT
PWR
IN
IN
IN
IN
IN
IN
IN
PWR
PWR
N / C
OUT
OUT
PWR
PWR
OUT
PWR
PWR
描述
频率选择引脚，具有上拉至VDD
14.318MHz时钟输出
地面REF输出
XTAL_IN 14.318MHz晶振输入，内部有33pF的负载
帽和反馈电阻从X2
XTAL_OUT水晶输出，具有内部负荷上限33pF的
地面PCI输出
自由运行PCI输出。不受PCI_STOP ＃
输入。
PCI时钟输出。 TTL兼容3.3V
电源PCICLK输出，标称3.3V
电源AGP输出，标称3.3V
定义为2X PCI AGP输出。这些可能不会停止。
地面AGP时钟输出
电源为USB ， FDC输出标称3.3V
48MHz的输出
选择24或48MHz的输出引脚24
低= 48MHz的高= 24MHz的
通过SEL24-48 ＃固定的时钟输出可选
地面48MHz的输出
时钟输入我
2
C
因为我的数据输入
2
C
三州或测试模式时低
（请参阅频率表）
使扩频时具有低。流传下来
0.5 ％，调制频率= 50KHz的
关断芯片，低电平有效。内部PLL &所有输出
禁用。
暂停CPUCLKs 。 CPUCLKT （ 0 ： 2 ）驱动为低电平，而
CPUCLKC （ 0 ： 2 ）驱动为高电平时，此引脚置
（低电平有效） 。
停止PCI总线的逻辑"0"水平时，驱动为低电平。 PCICLK_F
不受此销
核心隔离接地
隔离电源的核心，标称3.3V
未来编CPU供电轨
"True"时钟的差分对CPU输出。这些开放
漏输出，需要一个外部1.5V上拉。
"Complementory"时钟高差对CPU的输出。这些
漏极开路输出，需要一个外部1.5V pull_up 。
地面CPUCLK输出。
电源SDRAM_OUT引脚。 Norminally 3.3V
参考时钟SDRAM零延迟缓冲器
地面SDRAM_OUT销
功率为REF（ 0:1）中，X 1 ，X 2，标称3.3V
2
ICS9248-64
频率选择
TEST ＃
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
中央处理器，
SDRAM
高阻
50.0
66.6
TCLK/2
90.0
133.3
120.0
100.0
PCI
高阻
25.0
33.3
TCLK/6
30.0
33.3
30.0
33.3
AGP
高阻
50.0
66.6
TCLK/3
60.0
66.6
60.0
66.6
48MHz
高阻
48
48
TCLK/4
48
48
48
48
REF
高阻
14.318
14.318
TCLK
14.318
14.318
14.318
14.318
测试模式（ 1 ）
评论
三州
注意事项：
1. TCLK是一个测试时钟测试模式驱动的X1 （晶体引脚）的输入。
3
QQ：2881677436 复制
