集成
电路
系统公司
ICS9248-168
AMD - K7 时钟发生器为移动系统
推荐应用：
VIA KT133芯片组的风格
输出特点：
1 - 差分对漏极开路CPU时钟
1 - CPU时钟@ 3.3V
7 - SDRAM的3.3V @
8 - PCI @ 3.3V ，
1 - 为48MHz ， 3.3V @定。
1 - 24 / 48MHz的@ 3.3V
3 - REF @ 3.3V ， 14.318MHz 。
产品特点：
高达153MHz的频率支持
支持电源管理： CPU停止和断电
从I模式
2
C语言编程。
扩频电磁干扰控制
（ ± 0.25 ％± 0.6 ％中心，或0至-0.5 ％或-1.0 ％下调
SPREAD ） 。
使用外部14.318MHz晶振
引脚配置
VDDref
X1
X2
*FS2/PCICLK_F
*FS1/PCICLK0
VDDpci
GND
PCICLK1
PCICLK2
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
PCICLK6
* SDRAM_STOP ＃
* PCI_STOP ＃
Buffer_IN
AVDD
GND
GND
*FS0/48MHZ
*SEL24_48#/24_48MHz
VDD48
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0
REF
1
REF2
GND
GND
VDD
2
CPUCLK
2
CPUCLKT0
2
CPUCLKC0
CPU_STOP ＃ *
PD ＃ *
SDRAM0
SDRAM1
VDDSDR
GND
SDRAM2
SDRAM3
GND
VDDSDR
SDRAM4
SDRAM5
SDRAM_F
SCLK
SDATA
1
48引脚SSOP 300MIL
*的120K内部上拉电阻连接到VDD
1
这些输出具有双重力量推动2负载。
2
这些输出可以通过我设置为1.5X实力
2
C
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
REF（ 2：0 ）
CPUCLK
中央处理器
Divder
停止
的功能
FS2
0
0
0
0
1
1
1
CPUCLKT0
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
中央处理器
100.00
133.33
100.00
133.33
100.00
133.33
90.00
120.00
PCI
33.33
33.33
33.33
33.33
33.33
33.33
30.00
30.00
ICS9248-168
S·P再使用D PE RC简吨克é
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
0 - 0.5 ％向下蔓延
0 - 0.5 ％向下蔓延
+/- 0.6 ％传播中心
+/- 0.6 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
CPUCLKC0
1
SEL24_48#
SDATA
SCLK
FS（ 2：0 ）
PD ＃
CPU_STOP ＃
PCI_STOP ＃
SDRAM_STOP ＃
Buffer_IN
控制
逻辑
PCI
Divder
停止
PCICLK （6 ：0）
PCICLK_F
SDRAM
司机
停止
SDRAM（ 5:0）
SDRAM_F
CONFIG 。
注册。
9248-168 B版01年1月9日
第三方的品牌和名称均为其各自所有者的财产。
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-168
引脚说明
引脚数
1, 6, 14, 24,
30, 35, 43
2
3
4
P I N NA M E
VDD
X1
X2
FS2
1, 2
PCICLK_F
FS1
1, 2
PCICLK0
GND
PCICLK （6： 1）
SDRAM_STOP ＃
PCICLK_STOP ＃
BUFFER IN
AVDD
FS0
1, 2
48MHz
SEL24_48#
1, 2
24_48MHz
SDATA
SCLK
SDRAM_F
TYPE
PWR
IN
OUT
IN
OUT
IN
OUT
PWR
OUT
IN
IN
IN
PWR
IN
OUT
IN
OUT
I / O
IN
OUT
OUT
IN
IN
OUT
OUT
OUT
OUT
描述
供电，标称3.3V
晶振输入，具有内部装载帽（ 36pF ）和反馈
从X2电阻
晶振输出，标称14.318MHz 。有内部负荷
帽（ 36pF ）
频率选择引脚。锁存输入。内部上拉至VDD
自由运行PCI时钟不会影响PCI_STOP ＃电源
管理。
频率选择引脚。锁存输入。内部上拉至VDD
PCI时钟输出
地
PCI时钟输出。
停止除SDRAM_F时钟的所有SDRAM的逻辑0电平，
当输入低电平
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，
当输入低电平
输入扇出缓冲器的SDRAM输出。
供应核心， & CPU 3.3V
频率选择引脚。锁存输入
48MHz的输出时钟
逻辑输入选择24或48MHz的引脚25输出
的24MHz / 48MHz的时钟输出
数据引脚用于I
2
电路5V宽容
我的时钟引脚
2
电路5V宽容
自由运行的SDRAM时钟不受SDRAM_STOP ＃为
电源管理。
SDRAM时钟输出，扇出缓冲器从缓冲器输出IN引脚
（由芯片组控制）。
关断芯片，低电平有效
这种异步输入暂停CPUCLKT ， CPUCLKC & SDRAM在
逻辑"0"级驱动为低电平时。
"Complementory"时钟差分对CPU的输出。这种开放
漏输出，需要一个外部1.5V上拉。
"True"时钟的差分对CPU输出。这些漏极开路
输出需要一个外部1.5V上拉。
3.3V的CPU时钟输出动力通过VDDA
14.318 MHz参考时钟。
5
7, 13, 20, 21, 31, 34,
44, 45
15, 12, 11, 10, 9, 8
16
17
18
19
22
23
25
26
27
28, 29, 32, 33, 36, 37
SDRAM（ 5:0）
38
39
40
41
42
46, 47, 48
PD ＃
CPU_STOP ＃
1,
CPUCLKC0
CPUCLKT0
CPUCLK
REF0 （2 ：0）
注意事项：
1： 120K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
第三方的品牌和名称均为其各自所有者的财产。
2
ICS9248-168
概述
该
ICS9248-168
是一个主时钟合成器芯片， AMD -K7基础的记事本系统采用VIA芯片组的风格。这提供
需要这样一个系统中的所有时钟。
扩频可以通过我启用
2
C语言编程。扩频通常会降低系统的电磁干扰8分贝至10dB 。
这简化了EMI认证，而不诉诸板设计迭代或昂贵的屏蔽。该ICS9248-168
采用专有的闭环设计，它严格控制工艺及温度扩频过的百分比
的变化。
串行编程我
2
C接口允许转变职能，停止时钟编程和频率选择。
电源组
VDD48 = 48MHz的，固定的PLL
VDDA = VDD为核心PLL
VDDREF = REF ，的Xtal
第三方的品牌和名称均为其各自所有者的财产。
3
ICS9248-168
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
第2位，
位7：4
第3位
第1位
位0
描述
位位位位位
CPUCLK
PCICLK
2
7
6
5
4
（兆赫）
（兆赫）
0
0
0
0
0
100.00
33.33
0
0
0
0
1
133.33
33.33
0
0
0
1
0
100.00
33.33
0
0
0
1
1
133.33
33.33
0
0
1
0
0
100.00
33.33
0
0
1
0
1
133.33
33.33
0
0
1
1
0
90.00
30.00
0
0
1
1
1
120.00
30.00
0
1
0
0
0
100.30
33.43
0
1
0
0
1
133.73
33.43
0
1
0
1
0
100.30
33.43
0
1
0
1
1
133.73
33.43
0
1
1
0
0
101.00
33.67
0
1
1
0
1
134.66
33.67
0
1
1
1
0
102.00
34.00
0
1
1
1
1
136.00
34.00
1
0
0
0
0
103.00
34.33
1
0
0
0
1
137.33
34.33
1
0
0
1
0
104.00
34.67
1
0
0
1
1
138.66
34.67
1
0
1
0
0
105.00
35.00
1
0
1
0
1
140.00
35.00
1
0
1
1
0
107.00
35.67
1
0
1
1
1
142.66
35.67
1
1
0
0
0
110.00
36.67
1
1
0
0
1
146.66
36.67
1
1
0
1
0
115.00
38.33
1
1
0
1
1
153.33
38.33
1
1
1
0
0
100.00
33.33
1
1
1
0
1
133.33
33.33
1
1
1
1
0
100.00
33.33
1
1
1
1
1
133.33
33.33
0 - 频率选择由硬件选择，输入锁存
1 - 频率选择位2,7 ： 4
0 - 正常
1 - 扩频启用± 0.25 ％传播中心
0 - 运行
1三态输出全部
PWD
传播
PRECENTAGE
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
0 - 0.5 ％向下蔓延
0 - 0.5 ％向下蔓延
+/- 0.6 ％传播中心
+/- 0.6 ％传播中心
+/- 0.25 ％传播中心
+/- 0.25 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.60 ％传播中心
+/- 0.60 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
+/- 0.50 ％传播中心
+/- 0.50 ％传播中心
0至-1.0 ％向下蔓延
0至-1.0 ％向下蔓延
版权所有
00101
0
1
0
注意：
默认上电时，将成为被锁定的逻辑输入来定义的频率，所显示的位3 。
第三方的品牌和名称均为其各自所有者的财产。
4
ICS9248-168
字节1 ： CPU ，有效/无效注册
（ 1 =允许， 0 =禁用）
字节2 ： PCI ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
22
5
4
42
-
41, 40
-
42
PWD
1
1
1
1
1
1
1
1
FS0
FS1
FS2
描述
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
4
15
12
11
10
9
8
5
PWD
1
1
1
1
1
1
1
1
描述
PCICLK_F
PCICLK6
PCICLK5
PCICLK4
PCICLK3
PCICLK2
PCICLK1
PCICLK0
CPUCLK 0 = 1.5× 1 = 1X
版权所有
CPUCLKT / C 0 = 1.5× 1 = 1X
版权所有
CPUCLK
字节3 ：有效/无效注册
（ 1 =允许， 0 =禁用）
字节4 ： SDRAM ，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
23
22
23
48
47
46
-
PWD
1
1
1
1
1
1
1
1
描述
版权所有
SEL24_48#
48MHz
24_48MHz
REF0
REF1
REF2
版权所有
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
PIN ＃ PWD
-
27
28
29
32
33
36
37
1
1
1
1
1
1
1
1
描述
版权所有
SDRAM_F
SDRAM5
SDRAM4
SDRAM3
SDRAM2
SDRAM1
SDRAM0
字节5 ：外围，有效/无效注册
（ 1 =允许， 0 =禁用）
字节6 ：外围，有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
注意事项：
PIN ＃ PWD
-
-
-
-
-
-
-
-
1
1
1
1
1
1
1
1
描述
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
PIN ＃ PWD
-
-
-
-
-
-
-
-
0
0
0
0
0
1
1
0
描述
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
注：唐？吨写入该寄存器，写这个
注册可能会导致故障
1.非活动是指输出保持低电平，禁止
从切换。
2.锁定频率选择（ FS ＃ ）将被反转的逻辑
输入频率的负载选择销的条件。
第三方的品牌和名称均为其各自所有者的财产。
5
QQ：2880707522 复制
