ICS9248-195
引脚说明
针
数
1
2
20
3, 9, 16,
33, 40, 44
4
5
6,14
7
8
10
11
17, 13, 12
15
18
19
引脚名称
VDDref
S·P - [R E A
1,2
REF0
PCI_STOP ＃
GND
X1
X2
VDDpci
P U 2 。 5 _ 3 。 3 ＃
1,2
PCICLK_F
FS3
1,2
PCICLK0
SEL24_48#
PCICLK1
PCICLK2
PCICLK （5 ：3）
BUFFER IN
PCICLK6/PCICLK_-
E
VDDCOR
Vtt_PWRGND
21
PD ＃
1
22
28, 29, 31, 32,
34, 35, 37, 38
30, 36
23
24
25
26
27
39
41
42, 43, 45
46
47
48
GND48
SDRAM（ 7：0 ）
VDDSDR
SDATA
SCLK
24_48MHz
FS1
1, 2
48MHz
FS0
1, 2
VDD48
SDRAM_F
CLK_STOP ＃
CPUCLK （2 ：0）
CPUCLK_F
VddLCPU
REF1
FS2
1, 2
IN
PWR
OUT
PWR
IN
IN
OUT
IN
OUT
IN
PWR
OUT
IN
OUT
OUT
PWR
OUT
IN
1,2
TYPE
PWR
IN
OUT
IN
PWR
IN
OUT
PWR
IN
OUT
IN
OUT
IN
OUT
IN
OUT
OUT
IN
OUT
PWR
IN
描述
参考文献， XTAL电源，标称3.3V
高电平有效传播SPECTR庵使能输入。开机默认为"High" ，传播是"on"
14.318 MHz参考clock.This REF输出是ISA总线的负载更强的缓冲
暂停PCICLK时钟的逻辑0电平，当输入为低电平（在移动模式下， MODE = 0 ）
地
铬石英晶体输入，具有跨NAL负荷上限（ 36pF ）和反馈
从X2电阻
铬石英晶体输出，标称14.318MHz 。
供应PCICLK_F和PCICLK标称3.3V
表示VDDLCPU是否为2.5或3.3V 。高= 2.5V的CPU ，低= 3.3V CPU 。锁存输入。
自由运行PCI时钟不会影响PCI_STOP ＃的电源管理。
频率选择引脚。锁存输入。
PCI时钟输出。同步到CPU的时钟与1-4ns歪斜（ CPU初）
选择24或48MHz的时候低= 48 MHz的
PCI时钟输出。同步到CPU的时钟与1-4ns歪斜（ CPU初）
早期的PCI或PCI正常选择锁存输入。 （引脚18上电默认设置是"High"早期PCICLK 。 ）
PCICLK时钟输出。
PCI时钟输出。同步到CPU的时钟与1-4ns歪斜（ CPU初）
输入扇出缓冲器的SDRAM输出。
PCI时钟输出或耳LY PCI时钟输出可选择通过SELPCIE_6 ＃
电源引脚的PLL内核。 3.3V
该引脚作为一个双功能输入引脚VTT_PWRGD和PD ＃信号。当VTT_PWRGD
goeshighthefrequencys electwillbelatchedatp流eronthereafterthepiniん
异步低电平有效掉电引脚。
异步低电平有效输入引脚，用于关闭该设备的电源，以进入低功率状态。该
除最终时钟被禁止和VCO和CR石英晶体停止。的潜伏期
P嗷嗷嗷嗷ERD nwillnotbegreaterthan 4米秒。
接地引脚24 & 48MHz的输出缓冲器&固定PLL内核。
SDRAM时钟输出，从BUFFER扇出缓冲器输出IN引脚（由芯片控制） 。
供应SDRAM和CPU PLL内核，标称3.3V 。
因为我的数据输入
2
C串行输入， 5V容限输入
我的时钟输入
2
C输入， 5V容限输入
的24MHz或48MHz的输出时钟引脚10选择
频率选择引脚。锁存输入。
48MHz的输出时钟
频率选择引脚。锁存输入
功率为24 & 48MHz的输出缓冲器和固定PLL内核。
自由运行的SDRAM时钟输出。不受CPU_STOP ＃
这种异步输入暂停CPUCLK ， & SDRAM逻辑"0"水平时，驱动为低电平。
CPU时钟输出，搭载VDDLCPU
自由运行的CPU时钟。不受CPU_STOP ＃
供应CPU时钟2.5V
14.318 MHz参考时钟。
频率选择引脚。锁存输入
SELPCIE_6#
1,2
注意事项：
1： 120K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。利用
规格为10Mohm电阻编程逻辑嗨到VDD或GND为逻辑低电平。
0375D—02/02/04
2
QQ：2881677436 复制
